论文部分内容阅读
高性能互连网络技术已成为制约高性能计算机系统性能乃至成败的关键因素，随着技术的不断发展，高阶路由器及高阶网络逐渐成为高性能互连网络发展的主流。因此，对高阶路由器及高阶网络的分析与设计就显得尤为重要。本文结合我校XXX重点科研项目，主要对TH2超级计算机系统可能采用的高阶路由器及高阶互连网络进行了深入研究、分析和评测，通过丰富详尽的性能评测数据为高阶路由芯片设计及实际系统规划提供具有指导性的参考。本文首先介绍了现有高阶路由器、高阶网络及其发展，分析了影响互连网络性能的关键因素；介绍了几种典型的高阶网络拓扑结构，深入研究了k元n立方高阶网络延迟及吞吐率公式推导，为高阶网络拓扑结构性能评测提供理论依据；介绍了TH2高阶路由器体系结构，在NCVerilog环境中，通过构建均衡、指数、热点及VC突发等流量模型，对TH2基于TILE的高阶路由器NoC进行性能评测，分析了NoC吞吐率、延迟等性能指标，深入研究了NoC基于动态分配多队列（DynamicAllocationMulti-Queue，简称DAMQ）缓冲区管理机制报文调度算法及流控策略，重点分析评测了DAMQ在不同流量模型下的压力测试，为DAMQ深度设计、最优性能信用阀值设置提供了参考依据。面向高阶路由器FPGA验证需求，原创性地将伪随机二进制序列（PseudoRandomBinarySequence，简称PRBS）PRBS-31用于片上可综合虚拟激励源的设计，设计了一种基于动态连接的端到端可靠传输协议，用于验证高阶路由芯片自适应路由策略的正确性。进一步对由高阶路由器构建的高阶网络性能进行了分析，以Mesh拓扑结构为代表，对比分析了传统Mesh、Mesh-Tree及高阶Mesh网络的延迟、吞吐率，分析了高阶路由芯片注入端口数和其每个维度上的链路数对高阶网络性能的影响，得到了端口数与互连链路数的最佳性能配比。这些基于真实Verilog设计构建的大规模互连网络性能评测方法可作为对其他高阶网络结构进行探讨分析的基础，为大规模网络性能评测提供了新的视角与手段。