频率综合器为无线通信系统提供高精度的本振信号，由于Σ-Δ小数频率综合器在相位噪声、锁定时间和低信道间隔等方面的优势，成为目前使用的主流，而这些优势则主要得益于小数分频器。小数分频器是连接锁相环频率综合器高频和低频部分的“桥梁”，提供可编程、连续变化的分频比，是实现高频低功耗的关键和前提。本文就适用于Σ-Δ小数频率综合器中的小数分频器展开了研究，取得以下成果：1.针对环路参数计算的重要性和复杂性，提出了一种新型计算环路滤波器参数的工程方法，并给出了matlab程序。2.针对现有文献大多关注于Σ-Δ调制器的原理，而忽略其工程实现的情况，设计并重点阐述了三阶MASH1-1-1调制器的实现过程，尤其是20bit超前进位加法器的设计。3.关于可编程分频器，设计了异步清零和同步置数两种PS计数器，通过仿真，分析了基于异步清零PS计数器的可编程分频器存在“冒险竞争”，不能应用于Σ-Δ小数频率综合器中。4.针对Σ-Δ调制器和可编程分频器的连接问题，设计了相应的接口电路。采用0.35μm1P5M CMOS工艺实现了小数分频器电路，版图面积为600μm×330μm，后仿最高输入频率为2.1GHz，可实现80~107连续分频。