随着科技的发展以及生活的需要,单天线的调频连续波雷达(FMCW)的应用日益广泛。而随之而来的问题是FMCW雷达的发射信号对接收通道的泄露比较严重,影响制约了它的进一步发展。本文的研究目的为:针对FMCW雷达这一突出问题开展研究,将FMCW雷达发射端对接收端的泄漏降到较低的程度。本论文的研究内容具有理论基础及实践依据,具有一定的研究意义和应用价值。解决这一问题,可以使该雷达的作用距离增加,从而使其应用的场合和范围进一步扩大。本文的主要工作是设计开发一套数字系统硬件平台,并在该数字系统硬件平台上完成对中频信号的采集转换、信号传输、控制及对消相关的预处理算法的FPGA仿真与实现。从而,根据当前泄漏信号的幅度、相位信息,实时计算、反馈输出控制量,对射频对消部分进行控制,实现对发射泄露信号的抑制。首先,本文介绍了该课题的研究目的、研究意义以及国内的研究情况,对几种常用的设计方案进行优劣对比,总结得出本设计所采用的方案,即在传统的射频对消基础上,加入数字控制系统,实现对射频对消模块精确、自适应的控制。其次,本文根据系统要求的各项技术指标、结合实际因素考量,进行了数字系统硬件平台各部分功能规划。并依据数字系统方案,设计了一套数字硬件系统平台。该硬件平台采用CPCI总线架构、DSP+FPGA协同处理方式,搭配AD、DA、运放等外设模块共同构建完成。再次,本文对系统所运用的信号处理算法的流程进行介绍,对FPGA端所涉及的能量检测算法、数字下变频(DDC)等预处理算法的原理、结构等进行介绍。通过MATLAB、ISE等相关软件进行仿真,并基于FPGA对上述算法予以实现。最后,基于PCB高速设计准则实现该硬件系统平台,对系统各硬件模块及算法进行板级测试、验证,并结合射频部分进行联合测试,完成对系统整体的功能验证。联调结果表明:加入数字系统后,泄露信号功率下降。结合环形器隔离度,整个系统在以9.41GHz为中心频率的300MHz带宽范围内,进行逐个单频点的测试,几乎均可实现对消70dB以上。系统在9.54GHz至9.57GHz的30MHz带宽下进行扫频,平均可对消63dB,中心频率处可达到68dB,基本满足系统设计要求。