随着消费类电子产品,尤其是在音频领域的蓬勃发展,作为模拟信号与数字处理芯片桥梁的ADC受到越来越多的重视。为了提高便携式电子产品的使用时间,ADC的低功耗研究成为了热点。考虑到目前高精度音频带宽的∑-ΔADC功耗较大(＞10mW),其中Σ-Δ调制器的功耗一般大于1mW。本论文在结合和分析了Σ-ΔADC的发展现状和趋势的基础上,提出了低功耗高精度音频带宽Σ-Δ调制器的设计与研究方案,实现16bit精度以及＜500μW的功耗。Σ-Δ调制器低功耗的实现很大程度由系统构架所决定。论文详尽地分析和比较了系统设计的主要指标,包括过采样率OSR,调制器阶数L,量化位数M等,从中选择最能兼顾高精度,低功耗和稳定性的系统实现方案。在电路设计中,详细地讨论了各种非理想性因素对于Σ-Δ调制器的影响,并相应地在SIMULINK环境下建立一套完整的非理想性因素的仿真工具,通过分析电路非理想性因素对于Σ-Δ调制器的影响,指导电路设计以最低的功耗实现目标性能。电路的设计在Cadence环境下完成,并对调制器的部分子模块进行了一些新的结构改进,以实现低功耗的目标。由于在系统设计和非理想性因素仿真做了充分的验证和考虑,系统的真实电路的仿真结果比较接近设计指标,并且整体功耗控制在200μW左右,小于目前其他已有设计的五分之一,实现了相应的功耗优化。