LDPC 码是一种线性分组码，线性分组码的编码是通过生成矩阵得到的，虽然LDPC 码的校验矩阵是稀疏校验矩阵，但是它的生成矩阵却并不是稀疏的，使得编码复杂度与码长的平方成正比，由于LDPC 码的码长很长，从几千到几十万比特，编码因此会变得很复杂，进而阻碍了LDPC 码的应用。本文主要对LDPC 码的编码进行研究及硬件实现，在此基础上，对相关译码进行研究。　　 由于LDPC码本身具有较强的抗突发差错的特性以及其译码算法能够实现完全并行的操作，使得LDPC 码在信道较差的无线移动通信环境中拥有极其广泛的应用前景，适合于在未来的移动通信系统中实现。LDPC 码具有强大的应用潜力，会广泛地应用于光纤通信、卫星通信、无线通信、电缆调制/解调器以及数字用户环线(DSL)中。　　 本文首先介绍了LDPC 码的基本原理，包括LDPC 码的表示、构造原理、编码方法及译码算法。在编码方法方面详细地讨论了传统的编码算法，然后介绍了一种新型的LDPC 编码算法，此种编码算法与传统方法相比，大大降低了编码复杂度，计算量显著下降。仿真结果表明其误码率得到了很大改善，且仿真时间大大缩短。在译码算法部分主要介绍了译码性能优良的和积译码算法的基本原理，并将其运用到图像传输系统中，同时对三种译码算法的仿真结果进行了比较，最后，以Cyclone Ⅱ系列的EP2C35F484C8芯片为硬件平台，并且使用Quartus II 开发工具，采用Verilog 语言在现场可编程门阵列(FPGA)上实现了LDPC 码编码器的硬件设计及结构实现，给出了编码器实现的整体结构图，对各个模块的功能和实现做了详尽的说明