匹配滤波器是指输出信噪比最大的最佳线性滤波器，可以等效为一种相关器，在数字通信系统的最佳接收中得到了广泛的应用，匹配滤波器的性能直接影响数字通信系统的性能。本文主要研究了数字匹配滤波器的原理和组成，介绍了匹配滤波器检测捕获的工作原理，确定了主要设计参数，并对匹配滤波器的性能进行了仿真，本文重点在于优化了移位寄存器、系数乘法器、累加器等关键部件，在保证匹配滤波器性能不变的前提下大幅度减少了资源的占有，以便于用FPGA实现数字匹配滤波器。作者利用Xilinx公司Virtex系列器件的特殊结构、SRL16和时分复用的原理，同时提出了几种匹配滤波器的优化方法，经过层层比较，最终确定了基于SRL16的并行折叠匹配滤波器的方案。最后介绍了该系统的硬件设计，用FPGA实现本系统，并通过最终测试说明了系统成功的优化设计与实现。