随着信息社会的发展以及片上系统(System on Chip,SoC)复杂度的提高,验证环节对于芯片设计的整个流程也越来越重要,但是芯片验证能力的发展并没有跟上SoC发展的步伐,二者之间的差距越来越大。寻求一种高效的验证方法成为了芯片设计领域的当务之急,而通用验证方法学(Universal Verification Methodology,UVM)的出现解决了芯片设计领域中芯片验证效率低下的难题。UVM结合了开放验证方法学(Open Verification Methodology,OVM)和验证方法手册(Verification Methodology Manual,VMM)的优点,克服了两者的缺点,是一套非常高效的验证环境开发库,工程师可以利用其可重用组件来构建具有标准化层次结构和接口的功能验证环境。可以说UVM代表了验证方法学的发展方向。串行连接SCSI接口(SerialAttached SCSI,SAS)接口是目前最新一代的企业级存储接口技术,由于其自身具备高传输速度、较好的扩展性以及和SATA(Serial ATA)接口兼容的特点,受到了企业广泛的青睐。本文重点研究使用UVM验证方法学来对SAS控制器模块进行仿真和验证,确保设计出符合SAS协议规范的SAS控制器模块。本文首先介绍了验证方法学的发展现状,指出了 UVM验证方法学相较于其他验证方法学的优势;其次对芯片验证的基本理论以及UVM验证方法学做了简单的介绍,重点介绍了 UVM树形架构中组件的构成以及其功能特点;之后详细分析了 SAS协议中各层的特点,通过分析提出了验证SAS控制器的UVM方案,并且使用System Verilog语言对UVM验证平台中的各组件进行了实现,完成了 SAS控制器模块的UVM验证平台的搭建。此外,通过UVM验证平台对编写好的测试用例进行仿真和验证。首先对编写的测试用例进行了冒烟测试,对验证模块(Design Under Test,DUT)中各个寄存器和接口进行了基本的验证,之后重点对帧的发送和接收以及高级高性能总线(Advanced High Performance Bus,AHB)的读写功能进行了测试,确保SAS控制器的设计符合企业的标准和SAS协议的规范。此外,本验证平台最大的优势是可复用性高、移植性强,可以复用在多种固态存储芯片之上,充分体现了 UVM验证方法学的优势。