论文部分内容阅读
电介质电容器是一种主流的电能存储器件,其储能性能取决于电介质。相对于陶瓷电介质,聚合物电介质具有易加工、密度低和击穿强度高等优点,被广泛用作逆变器、脉冲电源和高功率储能系统等电气设备部件的核心材料,但其介电常数小,导致储能密度低。随着电子器件和电气设备向小型化、轻量化和集成化方向发展,对聚合物电介质的储能密度提出了更高的要求。向聚合物基体中引入高介电纳米填料制备聚合物基纳米复合电介质,是提高其介电常数和储能密度的有效途径,但往往需要在较高填料比下才能实现其储能密度的显著提升,而高填料比不仅影响复合电介质的机械与光学性能,还影响其可加工性。在各种聚合物电介质中,聚偏氟乙烯（PVDF）具有相对高的介电常数和储能密度及性能易调控等优点,在复合电介质领域广受关注。本文设计以PVDF为基体,通过调控高介电填料与基体之间的介电常数差异,并结合一维及二维各向异性纳米填料的结构优势,主要从提高击穿强度的角度,实现在较低填料比下提升复合电介质储能密度的目的。利用静电纺丝技术制备了高介电0.85Ba TiO3-0.15Bi(Mg0.5Zr0.5)O3纳米纤维（BT-BMZ＿nfs）。Bi(Mg0.5Zr0.5)O3的掺杂,可使Ba TiO3铁电体转变为弛豫铁电体,降低了Ba TiO3的介电常数和介电损耗并提高了其击穿强度,作为填料提升了PVDF基复合电介质的击穿强度,6 wt%BT-BMZ＿nf/PVDF复合电介质薄膜的击穿强度达到394MV/m。通过St（?）ber法对BT-BMZ＿nfs进行Si O2包覆,得到BT-BMZ@SiO2＿nfs,改善了其绝缘性能,作为填料进一步提高了PVDF基复合电介质的击穿强度。当填料比为6wt%时,BT-BMZ@Si O2＿nf/PVDF复合电介质薄膜的击穿强度达到最大值,为405 MV/m,是纯PVDF电介质薄膜的1.23倍;最大储能密度达到8.4 J/cm~3,是纯PVDF电介质薄膜的1.61倍。利用同轴静电纺丝技术制备了核壳结构的高介电[email protected]纳米纤维（BZT15@BZT35＿nfs）,并通过多巴胺氧化自聚合途径对其表面进行改性,制备了聚多巴胺包覆的核壳纳米纤维填料（BZT15@BZT35@PDA＿nfs）。利用BZT15和BZT35组分相近但介电常数相对Ba TiO3分别增大和减小的特征,既可抑制纤维煅烧结晶过程中额外缺陷的引入,又使BZT15@BZT35＿nfs保持了较大的介电常数,同时BZT35壳层缓解了填料与PVDF之间的介电常数差异,而PDA的包覆则改善了填料与PVDF之间的相容性。上述设计共同实现了BZT15@BZT35@PDA＿nf/PVDF复合电介质薄膜击穿强度与介电常数的同步提升,从而提高了其储能密度。当填料比为2 wt%时,BZT15@BZT35@PDA＿nf/PVDF复合电介质薄膜的击穿强度和最大储能密度分别达到407 MV/m和8.2 J/cm~3。进一步采用层加层刮涂法制备了上、下层为纯PVDF而中间层为BZT15@BZT35@PDA＿nf/PVDF复合材料的三明治结构复合电介质薄膜,通过各层薄膜的介电常数差异,调控场强在层间的分布,并利用界面层阻挡效应进一步提高了复合电介质的击穿强度。当中间层的填料比为2 wt%时,三明治结构复合电介质薄膜的击穿强度和最大储能密度分别达到450 MV/m和9.9 J/cm~3。基于高介电Ti2NbO7的片层结构及负电特性,设计将其引入PVDF基体中,制备纳米复合电介质。采用湿化学剥离法制备了厚度小于5 nm的Ti2Nb O7纳米片（Ti2Nb O7＿nss）,对其进行PDA修饰后制备了Ti2Nb O7@PDA＿nss二维填料。Ti2Nb O7@PDA＿nss的较高绝缘性、负电特性、较大横纵比、在复合薄膜中面内取向特征及自身较大的介电常数,可有效提高复合体系的击穿强度与介电常数,因此在极低的填料比下实现了复合体系储能密度的有效提升。当填料比为0.2 wt%时,Ti2Nb O7@PDA＿ns/PVDF复合电介质薄膜的击穿强度和最大储能密度分别达到416MV/m和8.6 J/cm~3。在上述Ti2Nb O7@PDA＿ns/PVDF两相复合电介质的基础上,引入10vol%击穿强度较高的线性电介质——聚甲基丙烯酸甲酯（PMMA）,进一步提升了复合电介质的击穿强度和储能效率,从而提高了储能密度。当填料比为0.2 wt%时,Ti2Nb O7@PDA＿ns/PMMA/PVDF三相复合电介质薄膜的击穿强度和最大储能密度分别达到481 MV/m和11.5 J/cm~3。