在电子测量领域,信号源同稳压源、万用表和示波器等仪器一样被广泛地应用。基于直接数字合成技术的任意波形发生器因其输出信号频率分辨率和稳定度高、频率切换速度快、切换时输出相位连续等优点,已基本取代传统的信号源。随着测试系统逐渐复杂多样化,被测模块对信号源提出更高的要求,要求它具有更高的输出频率、更多的波形种类和通道数。所以在降低成本的前提下,如何有效提高任意波形发生器的采样率是非常重要的问题。本文围绕如何提高任意波形合成的采样率,详细阐述了分相存储、真插值和伪插值三种方法的工作原理,对比分析了它们的优缺点。结合实际项目应用,采用分相存储法解决DDS系统中FPGA内部相位累加器和波形存储器速度限制问题,提高任意波形合成的采样率,最终在最高工作频率为250MHz的FPGA上实现了500MSa/s的波形合成设计。论文首先介绍了DDS技术的基本原理,分析了采用专用DDS芯片和采用FPGA两种方法实现波形合成的优缺点后,选择了灵活性好、可移植性强的FPGA波形合成方案。然后给出了基于分相存储的DDS技术的基本结构,并在FPGA上设计实现了DDS固件逻辑模块,具体包含地址分配与译码、高速相位累加器、双通道相位差精确可调及并串转换等重要模块。同时根据系统设计指标,完成系统硬件电路设计,主要有外部时钟模块、FPGA模块、DAC模块、通道输出模块和电源模块。通过规范布局布线、设计层叠结构合理的PCB、设计阻抗可控的传输线及降低系统噪声等方法,解决了该高速数模混合系统中信号完整性问题使系统更加稳定可靠。论文最后对分相存储信号源进行性能参数测试。测试结果为：采样率为500MSa/s,最大输出正弦波频率为160MHz,输出信号幅度范围为4mVpp至20Vpp,可输出各种常规波形、调制波形及任意波形,达到设计要求。