论文部分内容阅读
随着半导体CMOS集成电路技术的进步,要求晶体管的特征尺寸不断缩小。然而随着晶体管特征尺寸的不断缩小,为了使器件满足较小功耗的要求必然会要求亚阈值摆幅继续降低,但是由于在室温下MOSFET的亚阈值摆幅的理论极限值是60mV/decade所以MOSFET器件的亚阈值摆幅将受到这一极限值的限制。近年来,一些具有超陡峭亚阈值斜率的新型器件由于可以替代MOSFET被应用低功耗领域,所以成为了当前研究热点。在这些备选器件中,隧穿晶体管具有卓越的开关特性,以及制造工艺与MOSFET兼容所以其成为最有前景的低功耗器件。目前,隧穿晶体管面临的最主要的挑战之一就是驱动电流较小,以致于严重限制了它在电路方面的广泛应用。并且对于隧穿晶体管来说要想作为理想的开关器件被应用在未来低功耗领域,其特征尺寸的缩小到相应的技术节点时必须满足硅基CMOS技术对在该技术节点性能要求。但是,随着器件特征尺寸的不断缩小而带来的短沟道效应会严重影响器件的开关特性。尽管使用一些技术方法可以增加栅控能力来抑制短沟道效应,但是由于存在源到漏的直接隧穿以及横向电场的作用导致隧穿晶体管缩小到亚20纳米依然是一个很大的挑战。因此本论文的研究工作主要集中于通过提出新的器件结构来提高隧穿晶体管的驱动电流。以及在较小特征尺寸下抑制器件的短沟道效应,改善较小特征尺寸隧穿晶体管的开关特性。首先提出并研究了一种新型结构的非对称双栅隧穿晶体管——ADG-TFET。该器件将隧穿场效应晶体管与无结场效应晶体管相结合,从而使新的器件结构既具有隧穿晶体管较小的亚阈值摆幅和较低的关态电流的优势,同时具有无结器件较大开态电流的优点,仿真结果表明该新结构能够得到较大的驱动电流和较小的亚阈值摆幅。然后研究了一种改良结构凹槽单栅隧穿场体管——TSG-TFET。该器件采用超薄沟道可以增强栅极和沟道的耦合能力即增强了栅控能力从而提升器件的电学特性,采用凹槽结构可以在不影响器件特征尺寸的情况下变相的增加器件沟道的物理长度,从而增加了漏区隧穿结处的隧穿势垒宽度以及减小了电场强度,这样可以有效降低关态泄漏电流。因此对于较短沟道TSG-TFET器件可以有效地抑制短沟道效应。最后设计并研究了一种肖特基结隧穿晶体管——ASD-TFET。该器件相对于传统隧穿晶体管是将漏区硅半导体材料换成金属或金属硅化物,从而在漏区和沟道之间形成肖特基结。漏区肖特基结可以减缓沟道中能带的弯曲以及减小漏区肖特基结附近的电场,从而减小关态时由于载流子由源区到漏区直接隧穿而导致的关态泄漏电流。当器件特征尺寸缩小亚10纳米范围内,ASD-TFET器件依然可以有效的抑制短沟道效应,保持良好的开关特性。