在嵌入式系统快速发展的今天，小型智能的嵌入式设备已经逐步渗透到工业控制、大众生活娱乐、医疗和军事等社会领域的各个方面。而嵌入式系统是基于VLSI大规模集成电路技术发展的基础上，它必须以CPU、DSP、SOC等高性能处理器为依托。当前嵌入式系统开发，尤其是对国内的设计者来说，嵌入式系统的设计方法还是主要停留在板级电子系统设计方法的层次。随着近几年以超深亚微米VDSM工艺和知识产权IP核复用技术为支撑，片上系统SOC的引入即将导致嵌入式系统的设计方法变革。本设计针对在汽车电子和工控领域广泛流行的CAN总线控制设备，有别于一般MCU+CAN控制器+CAN收发器的板级电子设备开发方法，创新提出并实现了集成MCU和CAN协议控制器的SOC片上系统设计，将其命名为OC8051。本设计难点在于：架构上要实现在一块芯片系统内包含8-bit MCU的同时还要兼容CAN总线控制器以及他们之间的互连；功能上通过Wishbone总线实现微处理器控制和CAN通讯的功能。采用Veriloge硬件描述语言对SOC片上系统进行设计，用Quartus II9.1集成开发环境对设计文档进行编译，管脚分配，配置下载，仿真调试，改进了静态时序分析STA的方法并针对本设计在TimeQuest下进行了时序约束的优化配置，用事务级验证方法学设计Testbench，以现场可编程门阵列Cyclone系列FPGA Ep2C70F896C6N为实验平台，在Modelsim SE仿真环境和Canalyst分析仪中验证其系统功能。经验证本系统能实现CAN总线控制系统的basicCAN和pelican两种模式通讯控制功能。由于目标是低功耗的SOC片上系统设计，所以OC8051最大可能地减少所用的器件，体积小、功耗低是本设计的最大优势，特别适用于对嵌入式系统体积空间有限制的工业环境。布局布线时最小化了导线的传输延迟，有更好的EMI/EMC效果。用硬件实现CAN传输协议，简化了部分通讯协议的软件编程,减轻了CPU的负担，从而实时性更强。由于采用片内设计，相较于板级系统，在体积上大大减小，布线延迟数量级递减，静态功耗由板级功耗降低为TDP芯片功耗。这对于高性能的CAN总线通讯嵌入式系统发展提供了质的飞跃。