数字集成电路的设计是从电路理论到产品实现的过程,又按各个阶段的特点分为前端设计和后端设计。前端设计又被称作设计的逻辑实现过程,后端设计则被称作设计的物理实现过程。本文着重介绍数字集成电路的物理实现过程,不仅包含有对后端EDA工具操作的介绍,还包含在ASIC后端设计过程中Tcl(Tool Command Language)脚本语言的各种应用内容。本文介绍ASIC后端设计流程主要包含设计输入、布图规划与布局、时钟树综合、布线、静态时序分析、功耗分析等步骤。分别介绍了各个步骤涉及到的设计原理和EDA工具的实现过程。本文也介绍了IC后端物理设计常遇到的一些问题,包括布局布线拥塞、复杂时钟结构、串扰、天线效应、时序违例修正、电迁移和电压降等。并给出了合理的解决方法。还根据binhai项目设计的特殊性,介绍了在binhai实施过程中遇到了一些特殊的问题及其对应的解决方法。本文重点介绍了Tcl脚本语言在ASIC后端设计流程中的应用。给出了使用Tcl脚本怎样实现高效率的大量数据分析和处理案例,即时钟树综合阶段使用Tcl脚本生成所需的时钟树综合约束文件,减少迭代的麻烦;也实现了使用Tcl脚本控制EDA工具进行高性能的设计,即在ASIC后端设计各个步骤中使用的常用Tcl语句,可以准确自动完成操作,节省设计时间;同样,对于解决ASIC后端设计中存在的某些问题,使用Tcl脚本进行处理也是事半功倍。项目binhai,规模大小约为40万门,工作频率为250Mhz,内嵌6个IP核,基于台积电0.18um工艺库进行后端设计。后端设计过程中,主要使用了Cadence、Mentor、Apache公司的EDA工具。各个后端设计步骤中适当使用Tcl脚本实现了所需的操作。