论文部分内容阅读
本文主要阐述基于FPGA实现IEEE802.3以太网MAC层和物理层功能。探讨了全双工MAC层的设计以及物理层10BASE-T和自动协商的设计。第二章介绍了802.3快速以太网的协议，包括MAC层和物理层。第三章对IP核的功能进行需求分析，模块划分，模块的设计、实现以及模块仿真、给出仿真结果。第四章给出集成测试的方案和测试结果。本文针对MAC层中的模块，诸如发送模块、接收模块、校验模块、收发缓存模块、寄存器模块、总线接口模块、以及与物理层的接口以及针对物理层中的模块，诸如与MAC层的接口、曼彻斯特编解码、自动协商、发送控制、接收控制等模块做出描述。设计实现采用Verilog HDL硬件描述语言，程序编写采用Source Insight3.0，开发工具上选用Quartus II9.1进行模块的编译，仿真和综合布局，使用SOPC Builder生成嵌入式系统和Nios II IDE进行C语言测试程序的编写。在设计方法上采用了自顶向下的方式，开发流程上采用了软件工程方法，单元测试，集成测试，迭代修改的质量保证方法。本文借MAC层和物理层的接口的设计，讨论了跨时钟域的信号和数据的传输问题。在设计上，针对FPGA寄存器资源较多的优点，进行优化设计。在数据发送和接收逻辑的设计上，充分利用Verilog HDL的并行特性，设计了多级流水线，来实现接收、校验、搬运、驱动读取数据四个步骤的并行，驱动写缓存和发送两个步骤的并行。在总线接口上，设计读写控制逻辑，兼容DM9000的驱动程序。