论文部分内容阅读
基于高阶路由器搭建的高阶互连网络已经成为高性能计算机系统的主流趋势,高阶路由器与传统的低阶路由器相比,能够直接有效的降低网络直径、减少网络延迟、降低后端布线难度、降低网络构建成本的同时大大提升了整个互连网路系统的可靠性,而且节点与节点之间的通信路径选择更多,网络拓扑将更加灵活,网络流量负载也可以得到很好的均衡,从而提升整个网络的吞吐率。然而高阶路由器向着更高阶发展面临着诸多挑战,如何设计和管理高阶路由器片上缓冲区结构一直是高阶路由器的瓶颈所在。近十年来新型非易失性存储器的广泛应用为解决这一瓶颈带来了希望。其中高密度、低漏电的STT-RAM存储器被认为最有希望取代传统缓存介质SRAM存储器。本文提出一种基于STT-RAM的YARC高阶路由器集中式行缓冲结构,通过将子交叉开关前的8块行缓冲移到行总线之前构成一块集中式行缓冲STT-RAM资源池结构,池内使用动态分配多队列技术,同时设置四个写指针来隐藏STT-RAM长达四个时钟周期的写入延迟。实验结果表明,在胖树网络拓扑下相同行缓冲容量下的YARC+STT1-DAMQ结构与YARC结构相比饱和吞吐率提高了16.4%。通过将YARC高阶路由器多个端口绑定到一个瓦片内的MBTR高阶路由器大大减少了片上缓冲buffer、总线面积开销,同时也为输入端口缓冲优化提供了契机。本文提出一种基于STT-RAM的MBTR高阶路由器输入端口缓冲优化结构,在隐藏STT-RAM长写入延迟的同时构建一块集中式输入端口缓冲池结构,池内可以根据不同输入端口负载情况动态分配缓冲资源。实验结果表明在胖树网络拓扑下使用集中式输入端口缓冲的CIMBTR结构相比于MBTR结构饱和吞吐率提高了6.67%,如果使用集中式行缓冲进一步优化的CIMBTR+STT1-DAMQ结构与MBTR结构相比饱和吞吐率提高了19.0%。