伪码引信是利用伪随机码良好的自相关特性而工作的，该引信距离截止特性好、抗干扰能力强，是引信体制中重要的发展方向之一。鉴于此，本文将设计一种连续波伪码调相测距系统，主要对接收系统中伪码同步方法的实现进行研究，并提出具体的解决方案。随着微电子技术和电子设计自动化(EDA)技术的迅速发展，以FPGA和CPLD为代表的可编程逻辑器件凭借着设计方便灵活和校验快等特点广泛应用于数字信号处理领域。本文主要探讨了应用FPGA来实现伪码同步的具体方案。文中首先回顾了相关领域的发展历史，给出了伪码测距系统的原理、伪随机码序列的产生原理与FPGA实现以及调制解调原理。然后详细地研究了伪码同步的捕获和跟踪原理，比较了常用捕获和跟踪方法的优缺点，确定出本设计将采用的捕获与跟踪方法。最后给出了捕获和跟踪电路的FPGA实现，并以Modelsim为仿真平台，先对捕获和跟踪电路作模块级的验证，然后综合所有的模块，作系统级的验证。通过本文的研究，解决了伪码测距系统中的伪码同步这一关键问题，为整个测距系统的实现奠定了一定的基础。