本文主要对数字下变频器的FPGA设计与实现进行了研究分析,完成了其主要功能模块的设计、仿真验证,进行了初步的数字下变频系统级仿真验证以及初步的硬件测试。研究目标是利用FPGA设计实现一个单通道的专用宽带数字下变频器件,作为先前设计的信道化模块的数字前端,完成AD后的数字信号处理。本课题所设计的数字下变频的输出信号为2.56MHz,输出带宽为2M(±1M),带外抑制达到70dB以上。首先在深入研究数字下变频器结构和相关理论算法的基础上,分析数字下变频器的整体性能和各主要模块之间的制约关系。器件结构参考市面上的主流DDC芯片架构设计。本文采用自顶向下的设计方法,针对数字下变频的各主要功能模块进行设计与实现,完成了CORDIC、CIC、HB和FIR等关键功能模块的设计与仿真。最后将这些模块连接起来,实现了数字下变频器。其次根据软件无线电的特点,设计通用的软件无线电硬件测试平台。本平台ADC采用凌特公司的LTC2208芯片,FPGA则采用赛灵思公司的XC4VSX35芯片,并设计了多种接口。最后,在这一硬件平台上进行了初步的硬件测试。由于系统的复杂性,目前完成了数字下变频器设计的主要功能,下一步可以在参考HSP50214B和AD6636的基础上继续完善宽带数字下变频器的功能,并可在此基础上设计多通道的复用窄带数字下变频器。硬件测试平台也需要进一步的调试和改进。