随着微电子技术和半导体工业的发展,超大规模集成电路的集成度和工艺水平的不断提高,深亚微米工艺,如0.13um、90nm已经走向成熟,使得在一片芯片上完成系统级的集成成为可能,这就是当前兴起的片上系统(System on Chip, SoC)。JPEG2000是新一代静止图像压缩标准,是目前压缩性能最好的算法之一,在很多领域有很重要的应用前景。由于JPEG2000算法复杂性很高,为了兼顾芯片处理能力和可扩展编程能力,本文采用SoC架构,采用硬件IP实现JPEG2000的核心处理功能,采用ARM处理器实现芯片的控制功能。本论文主要任务是完成高效图像压缩SoC系统设计与验证。设计了符合AMBA2.0协议的总线架构,在此基础上实现了符合AHB总线协议的图像压缩IP核总线接口、SMI、片内存储器、中断控制器、AHB-APB总线桥和图像数据传输等模块;实现了符合APB总线协议的看门狗、定时器、通用IO、REMAP和UART等模块;除此之外还设计了芯片必备的时钟模块、复位模块和JTAG调试模块。