论文部分内容阅读
多芯片组件(Multichip Module, MCM)技术是21世纪重要的微系统集成技术之一。MCM 系统设计灵活、集成度高、成本低,并且可以集成不同工艺的元器件。因此,在高密度的高速数模混合微系统集成领域中,MCM 技术具有独特的优势。本文研究的课题是为配合某500MHz 数字存储示波器(Digital Oscilloscope, DSO)的微型化的要求,集成该DSO 中高速触发与时间内插子系统,研制出满足性能指标要求的MCM 样品。本文将信号完整性(Signal Integrity, SI)以及电磁兼容性(Electromagnetic Compatibility, EMC)设计融入到高速MCM 的互连与封装设计中,同时兼顾组件的功耗与散热性、面积与集成度的要求。在借鉴国内外高速PCB 和MCM 的设计经验的基础上,我们提出了双面布局、六层布线的叠层多芯片组件(MCM-L) 结构,设计了4×16 引脚、双腔体、全金属的电磁屏蔽封装。使用Cadence 公司的SpecctraQuest 板级仿真工具,对基板上关键互连线进行了SI 仿真,优化了该MCM 的叠层参数,提出了布局、布线的SI 约束规则。针对可测试性问题,本文最后结合系统的指标要求,提出了该高速MCM 的测试方案。本文从抑制辐射源和切断RF 辐射的耦合途径两个方面,进行了EMC 设计。文中采用单偶极子、波导、谐振腔等物理模型,分别研究了MCM 封装中的引脚、管座的引脚过孔、管座腔体等物理结构。依照辐射发射限制的规定,计算了全金属封装管壳的引脚、腔体、壁厚、孔缝等尺寸参数以及屏蔽效能,为MCM 封装的材料选择、结构设计提供了理论指导。此外,我们采用小型环状天线模型,研究了MCM 基板上的瞬态开关大电流的串连谐振回路,从MCM 布局布线、电源/地平面布置、去耦电容放置等方面提出了重在抑制差模辐射的EMC 设计约束。