视频信号处理技术是数字电视的核心技术,而视频图像的尺寸缩放功能又是视频信号处理技术中的重要组成部分,于是对尺寸功能缩放技术的研究变具有很深的科研和经济价值。本论文的研究来源于深圳市艾科(ARK)创新微电子有限公司的视频处理芯片ARK3518。ARK3518是基于32位AMBA AXI总线的视频处理SOC芯片。本文通过对现有视频图像缩放算法研究、对比和分析,提出了适于ARK3518视频处理芯片的缩放算法以及硬件实现架构,最后给出了视频缩放模块的仿真和验证结果。本文选择重点研究四点Bicubic插值算法,其结构简单,可以实现水平和垂直分离的行缩放和列缩放,已经成为各种视频处理芯片缩放模块的主流算法。由于消耗硬件资源较大,在此基础上提出了基于改进结构的四点分段插值算法。相比于四点Bicubic插值算法,该算法在行缩放使用四点分段抛物线插值算法,列缩放模块上运用两点线性插值算法,在行缩放和列缩放上各节省了2个乘法器,达到了节省硬件资源的目的。此类算法拥有同样好的图像处理质量,值得研究和应用。其次,本文介绍了一个支持多种输入格式和多种功能的视频输入模块,在对信号进行缩放处理之前,先对其进行前处理及储存。最后比较详细的介绍了控制ARK3518芯片工作的AHB和AXI总线的协议和工作原理。本文所采用的是自顶向下(Top-Down)的逻辑设计方法,按照系统的不同功能划分各个逻辑模块,进而运用Verilog HDL语言编写模块的RTL级代码、运用C语言进行软件功能仿真、逻辑综合以及FPGA硬件验证等流程,到目前为止,本项目已经完成了FPGA验证。