论文部分内容阅读
随着半导体器件特征栅长的减小、隧穿氧化层厚度进入到纳米尺寸,传统的非挥发浮栅存储器(FG-NVMs)面临严峻的挑战。横向漏电流及量子隧穿效应使得器件的可靠性逐渐降低。与传统的非挥发存储器相比,纳米晶硅(nc-Si)浮栅存储器由于其电荷分立存储的优点,使得其尺寸能进一步等比例缩小,其制备流程与传统CMOS工艺相兼容,因此被认为是最有可能替代传统浮栅存储器的候选者。本文利用PECVD淀积技术结合热退火工艺制备了nc-Si浮栅MOS结构,采用电容电压(C-V)和电导电压(G-V)等测试方法对其电学性质进行了深入研究。在成功获得具有较好存储特性的纳米硅浮栅存储器单元的基础上研究了存储矩阵中存储单元间的擦写干扰,并进一步考虑了纳米硅浮栅存储器矩阵的外围电路框架设计和工作原理。具体研究内容如下：首先在等离子体增强化学气相沉积系统(PECVD)中淀积非晶硅浮栅MOS结构,根据限制性晶化原理采用高温热退火技术获得nc-Si浮栅MOS结构。利用C-V特性曲线研究了nc-Si浮栅MOS结构的电荷存储特性,观察到随着纳米硅尺寸从3nm增加到4nm带来的尺寸效应,电荷的存储窗口增大约两倍,电荷注入的开启电压减小。利用G-V特性曲线分析了电荷注入nc-Si的过程和界面态效应,在G-V曲线中观察到分别由nc-Si量子点和界面态所引起的电导峰,随着频率的变化电导峰呈现不同的特性。为了改进存储性能,在单层纳米硅浮栅MOS结构的基础上成功制备了双层纳米硅浮栅MOS结构,并测试了C-V特性曲线,发现相对单层纳米硅结构,双层纳米硅结构具有有更大的电荷存储窗口、更长的电荷保持时间。针对C-V测试中遇到的一些非常规C-V特性曲线如：深耗尽所引起的反型区电容不断减小；电极上的正电荷侧向铺伸引起C-V曲线反型区向上抬起；电荷从电极上注入到氮化硅控制层中的缺陷态导致的C-V回滞曲线的顺逆时针转变；由界面态引起的C-V曲线在耗尽区的畸变。在对这些问题研究之后分别给出了相应的解决方案：减缓扫描速率；通过干法刻蚀将电极周围的介质层刻去；控制生长条件制备更好的控制层；采用步进式快速热处理可以消除界面态对浮栅MOS结构电学特性的影响,并保持相同大小的回滞窗口。在中芯国际集成电路制造有限公司0.13μm工艺流水线上成功制备出纳米硅浮栅MOSFET存储单元,检测显示了良好的电学特性。在此基础上主要讨论NOR型纳米硅浮栅存储矩阵在擦写独立存储单元时矩阵操作电压的优化设计,以消除给周围存储单元带来的干扰(disturbs),并进一步对纳米硅浮栅存储NOR型矩阵在进行读、编程、擦除过程中外围电路的设计和工作原理进行了初步的探究。