随着集成电路制造工艺的发展,器件特征尺寸进入深亚微米层次,芯片集成度不断提高。将处理器、存储器、模拟电路、数字电路、接口电路甚至射频电路集成到一个大规模的芯片上构成SOC(系统级芯片)成为了今后集成电路设计的主要方向。为了降低成本,缩短产品上市周期,SOC(系统级芯片)通常采用IP复用的方法进行设计,而嵌入式非易失性存储器(NVM)IP作为SOC(系统级芯片)中必不可少的部分,其设计结果与芯片的整体功能实现与否密切相关。针对当今SOC系统设计对嵌入式非易失性存储器IP的需求现状,本文主要研究了一种非易失性存储器IP的设计和实现。本文首先对IP以及非易失性存储器(NVM)进行了一般性概述,详细分析了非易失性存储器擦除和写入操作的工作原理,在此基础上提出了一种共用电荷泵以及包括EEPROM和FLASH两种存储单元的非易失性存储器IP结构。接着给出了该IP的整体框架并对IP中电平转换电路模块、存储管栅电压转换电路模块以及分时复用电荷泵电路模块等关键模块进行电路设计和仿真;同时分析了存储单元版图中Dummy单元和高压器件保护环的功能,完成了部分电路模块的版图设计并采用Calibre软件进行设计规则检查(DRC)以及版图电路图对照(LVS)验证。最后进行了总结并提出了进一步工作的展望。