论文部分内容阅读
随着新体制雷达的发展以及软件化雷达等新概念的提出，要求雷达信号处理系统具有更高采样频率、更高的数据传输带宽以及更快的数据处理速度。同时，由于雷达信号处理系统特殊的应用环境，对系统的抗震性、散热性、功能可靠性等提出了更苛刻的要求。因此，如何将嵌入式并行处理理论与雷达信号处理系统特点相结合，构建满足需求的雷达实时信号处理系统成为了提高雷达系统性能的关键。本文首先研究了嵌入式高性能并行处理系统中有关系统架构、嵌入式处理器、嵌入式互联总线等方面的应用现状及发展情况，总结了适合用于雷达信号处理系统的平台架构、处理器以及互联总线。在对嵌入式并行处理系统性能评价方法分析的基础上得出了影响并行处理系统高性能发挥的关键因素，为构建高性能的雷达实时信号处理系统提供了理论基础。在对嵌入式高性能并行处理系统技术研究分析的基础上，结合雷达信号处理系统的特点，选择业界先进的OpenVPX平台架构，提出了一种标准化、通用化、模块化、可扩展的系统总体设计，分析了系统中各个节点模型，提出了基于分布式存储的异构处理节点通用模型和通用I/O节点模型。详细分析了系统中高速串行总线SRIO、PCIE的互联网络实现。针对SRIO互联网络，研究了SRIO交换机路由配置以实现系统高速无阻塞的数据传输以及SRIO互联网络同步机制等关键技术；针对PCIE互联网络，研究了PCIE互联网络多节点设备同步初始化机制以实现多设备成功枚举以及PCIE系统扩频-非扩频时钟转换的关键技术。最后，在前文提出的基于分布式存储的异构处理节点通用模型的基础上，分别实现了基于TMS320C6678DSP以及国产BWDSP100DSP的高性能处理模块的硬件设计，引入SI和PI的设计方法保证了板卡在大容量数据存储、高速总线互联、关键电源分配网络等重要设计上的正确性。分析了处理模块在处理、存储、传输的平衡匹配以最大限度的发挥其并行处理性能。通过在某雷达实时信号处理系统中的实际应用，实践验证了处理模块强大的并行处理性能及OpenVPX高性能雷达实时信号处理系统的标准化、通用化及可灵活扩展的优势。