ZnO压敏陶瓷由于其优异的非线性特性而被广泛应用于电子线路、电力系统中的过电压保护之中。但是传统陶瓷制备过程烧结温度高、烧结时间长、耗能大,并且存在添加剂易挥发、晶粒尺寸难控制等一系列弊端,限制了高击穿场强的压敏器件的成功制备,难以满足电子器件小型化,以及目前超、特高压电网对高击穿场强避雷器的要求。因此,开发新型的低温烧结技术也就显得尤为重要。本文基于两种“冷烧结”（CSP）工艺,研究了不同烧结条件和掺杂组分对ZnO压敏陶瓷性能的影响,制备出了具有高击穿场强的ZnO压敏陶瓷,并获得了其微观结构与宏观电性能之间的关联。首先,采用“冷烧结”工艺,研究了不同掺杂对ZnO压敏陶瓷电性能和显微结构的影响。研究表明“冷烧结”ZnO陶瓷的压敏性能受掺杂组分的影响显著,其中三元Bi-Co-Mn掺杂体系可以使试样的压敏性能明显改善,其非线性系数达到33.5,击穿场强为3550 V/mm,对应的肖特基势垒达到0.67eV,远高于同配方的传统固相法烧结的ZnO陶瓷试样。同时采用阻抗谱图谱分析了试样90℃下的晶粒和晶界电阻,发现三元掺杂后,晶界电阻从纯样的1.75×10~3Ω增加到8.15×10~8Ω,对应的晶界电阻活化能也从纯样的0.23 eV增加到了1.29 eV。其次,在CSP工艺基础上提出等离子体辅助“冷烧结”技术（CSPS）,研究了不同烧结温度（120-300℃）对ZnO陶瓷致密度、微观结构及电性能的影响,并与传统放电等离子烧结（SPS）进行对比。实验表明,CSPS烧结大幅降低了ZnO陶瓷的致密化温度,可以在300℃的温度下制备出致密度高（99%）、结晶度高、孔隙率低和小晶粒尺寸的ZnO陶瓷试样。同时借助阻抗谱分析了试样室温下的晶粒和晶界电阻,发现同等致密度下CSPS样品的晶界电阻值更高,为后续制备高击穿场强ZnO陶瓷创造了有利条件。最后,在上述烧结条件下,进一步研究了不同掺杂组分（Bi、Co、Mn）对CSPS制备ZnO压敏陶瓷显微结构和电性能的影响。首先通过XRD分析,发现由于CSPS的低氧分压环境使得Bi2O3还原为Bi并导致试样的非线性性能未得到有效改善,对样品进行650°C热处理后,试样的压敏性能得到明显提高,其非线性系数达到了35.3、击穿场强高达6529 V/mm,表明CSPS进一步提升了ZnO压敏陶瓷的电性能。