本文设计一种标准单元库功能检测模块,实现了对0.35um标准单元库进行物理验证,保证其中的标准单元都具有良好的可制造性和逻辑功能的正确性,同时达到缩短单元库验证周期,改善单元库性能的目的。本文对标准单元库功能测试模块的设计要求进行了全面的分析,提出整体设计方案。重点介绍了如何利用由Synopsys公司与中芯国际共同开发的参考设计流程来实现从功能测试模块RTL级的Verilog建模到版图文件的生成,以及利用Perl脚本生成测试图形。最后利用Maverick测试系统对测试芯片加载测试图形进行验证。在设计过程中使用Design Compiler进行逻辑综合;使用IC Compiler进行时钟树的综合、布局及布线工作;使用Prime Time来进行布局布线前后的网表静态时序分析;使用Formality对布局布线后的网表进行形式验证;使用VCS进行带延迟的动态时序仿真。在动态时序仿真过程中,以功能测试模块输入、输出端口的电平情况作为基础,利用Perl脚本产生最终的测试图形。通过对测试芯片加载测试图形进行验证,结果表明:功能测试模块能够顺利通过测试图形检验,证明了整个功能测试模块设计的合理性,并验证了0.35um标准单元库中标准单元逻辑功能的正确性。