由于扩频技术拥有极强的抗人为干扰和抗截获的能力,因此被广泛的应用于军用通信领域。在扩频技术中,结合了直接序列扩频技术和跳频技术优点的DS/FH混合扩频技术可以突破单一扩频技术的瓶颈,获得比单一扩频技术更强的抗干扰能力。目前混合扩频通信技术已经成为研究较多的抗干扰技术。本文以实验室科研项目“xxxx系统”为研究背景,该项目旨在研制出一种能够在极低信噪比条件下实现短数据的发送和正确接收的DS/FH混合扩频通信系统。本文对该混合扩频通信系统综合基带单元的设计进行了深入的研究,给出了综合基带单元的设计方案,并用MATLAB软件对所设计的综合基带系统进行了仿真。仿真结果表明该系统可以在极低信噪比条件下进行可靠通信。在理论分析和仿真的基础上,对所设计的基带单元进行了FPGA实现,给出了其中关键模块的详细实现过程、实现流程图以及功能仿真结果。在进行基带单元设计的过程中,本文对以下问题进行了深入的研究,并给出了解决方案:1、根据系统参数的要求,对混合扩频通信系统基带单元采用的协议帧的结构进行了设计,设计的协议帧由前导序列、数据帧、勤务定时序列三部分构成,其中前导序列和勤务定时序列分别承担了实现系统同步和同步保持的功能。2、由于跳频的存在,不同跳频时隙间的多普勒频移是不相同的,如果采用传统的符号级调制方式(先对数据进行调制,然后再扩频),则在一个跳频时隙内是无法传输完同一个符号扩频后的码片数据的。因此同一个符号扩频后的码片数据需要在几个相邻的跳频时隙中进行传输,这导致同一个符号的数据经历了不同的多普勒频移。为了解决这个问题,本文采用了一种码片级调制方式(先对数据进行扩频,然后在调制),该调制方式可以减少多普勒频移对系统的影响。3、为了保证可以在极低信噪比的条件下实现系统的同步,文中设计了一种适合于本系统的跳扩频同步方案,该方案将跳频同步与扩频同步放在一起进行讨论。仿真结果表明该同步方案可以在极低的信噪比条件下实现系统的同步。4、由于文中对待发送的数据进行了咬尾卷积编码,所以接收端只有在经过相应的译码后才能得到正确的原始数据。针对传统咬尾卷积码译码算法复杂度高及译码延迟不固定的缺点,文中提出了一种基于SOVA的固定时延咬尾卷积码译码算法,该算法在降低译码复杂度的同时使译码过程有着固定的译码延迟。仿真结果表明该算法在误码率性能上接近于最大使然译码算法,且优与循环维特比译码算法。在进行基带单元的FPGA实现时,文中优化了下列模块的FPGA实现方式:1、基带成形滤波模块的FPGA实现。文中采用了全并行结构的分布式算法来进行成形滤波器的FPGA实现。在进行FPGA实现时,针对滤波器输入信号的特点对该算法的存储结构进行了优化,大大降低了该算法对FPGA存储资源的使用量。2、信号检测与同步模块的FPGA实现。该模块的实现需要消耗掉FPGA中大量的存储资源和逻辑资源,为了能够成功地在所选用的FPGA中实现该模块,文中对该模块中乘累加器的实现结构进行了优化,减少了逻辑资源的使用量。由于本模块中存储资源的使用量是一个固定值,所以只能提高FPGA内部存储资源的使用率。为了达到这个目的,对FPGA内部存储资源的使用进行了详细规划。经过规划后,FPGA中各种类型的存储资源都得到了充分的利用。3、咬尾卷积码译码模块的FPGA实现。为了便于在FPGA上实现文中提出的基于SOVA的固定时延咬尾卷积码译码算法,把该算法分为了维特比译码模块,软信息计算与更新模块,初始状态选择模块,译码信息缓存与调整模块4个子模块。文中对这4个子模块的功能进行了介绍,并给出了其中三个重要子模块的FPGA实现过程及其功能仿真结果。