论文部分内容阅读
CMOS-TDI图像传感器通过累加不同像素对同一物体的曝光结果，来提高图像传感器的信噪比。数字域累加方式是 CMOS-TDI型图像传感器的一种非常实用的累加方案。在实施该方案过程中，累加器每累加一次需要ADC转换一次。因此，在高速、高累加级数条件下，单位时间内ADC将产生大量的数据，进而贡献大量功耗。本文对低功耗数字域CMOS-TDI图像传感读出电路进行了研究。 本研究分析了传统数字域TDI累加方案的工作原理，并根据数字域 TDI累加特性，提出了粗细量化结合的低功耗数字域累加方案。该方案将像素阵列分成粗量化像素阵列和细量化像素阵列。对同一物体曝光产生的信号，粗量化像素阵列负责量化高位，细量化阵列负责量化低位，最后完整的量化码值由粗量化高位和细量化低位组成。然后本文详细分析了低功耗累加方案的最优实现方案，并对两种累加方案进行了MATLAB行为级仿真。为了验证提出的低功耗累加方案，完成了两款16级累加数字域 CMOS-TDI图像传感器链路的电路和版图设计，其中一款使用了本文提出的低功耗累加方案，另一款使用传统累加方案。传感器链路主要包括像素电路、数字可编程增益放大器、逐次逼近模数转换器和数字域累加器。基于0.18μm标准CMOS工艺设计了两款16级累加数字域CMOS-TDI图像传感器链路。其中模数转换器速度为1.96MS/s，在400kHz输入信号频率下后仿真精度为9.59-bit。图像传感器链路仿真结果表明，低功耗方案的线性度为99.74%，传统累加方案的线性度为99.99%。两者的行平均功耗分别为6.47×10-8J/line和7.4×10-8J/line。