随着集成电路技术的快速发展,芯片集成的密度越来越高,微处理器的浮点运算能力已成为继频率后评价CPU性能的又一重要指标。在设计中通常使用专用部件来做浮点运算,即浮点运算单元(FPU),已逐渐成为现代处理器设计中的必不可少的组成部分。国内外市场上的各种通用处理器几乎都集成有浮点运算单元,但处理精度大多只包括32位单精度和64位双精度,精度并不能满足在高精度计算、图形加速、数字信号处理等领域的应用。除法和开方是浮点基本运算中比较复杂的运算,在设计中通常采用迭代乘的方法实现,而查找表和乘法器宽度会对浮点运算性能有较大的影响。因此,设计高精度高性能的浮点除法、开方单元具有重要的理论价值和实用意义。本文首先对Intel及AMD等浮点协处理器和浮点格式进行了分析,详细研究了IEEE-754标准中规定的浮点格式,分析了浮点除法、开方运算依赖的数学原理及公式,并深入研究了基于牛顿迭代的Goldschmidt算法。对影响浮点运算性能的查找表设计和迭代乘法器宽度做了深入探讨,经过分析研究本文设计采用多表相加的倒数表构造方法和75×75乘法器。之后,详细描述了除法／开方运算单元的整体设计和实现细节。经验证,本文所设计的除法／开方单元可完成高精度的除法和开方运算,且运算周期较短,同时支持32位单精度、64位双精度和80位扩展精度三种不同的浮点格式。最后,设计的运算单元采用ASIC全定制的电路设计方法,并使用SMIC0.13微米的工艺库进行了综合仿真验证,其工作主频和性能均达到了设计要求,已流片并应用于某领域。