近年来,随着网络的普及,物联网市场快速发展,智能家居等应用越来越广,人们的生活越来越便利。带Wi Fi功能的IoT芯片如果与云连接,需要执行大量的程序指令,由于成本、面积等原因,芯片内部不能集成过多的SRAM,所以一般将最常用的程序指令放在芯片内部的SRAM上,其它程序放在片外Flash里。CPU每执行一条Flash中的指令都要操作一次SPI总线,芯片的执行效率被大大限制。所以如何给出合理的设计结构和修改方法,将CPU取指令的效率提升到满足芯片功能需求的水平,并且用高效的方法对其进行完善的验证,是摆在研究者面前急迫且有挑战性的任务。针对上述CPU读取指令效率低的问题,本文提出设计一个只读Cache来提高CPU读取指令效率的方案。在设计的过程中采用组相联映射方式充分利用内存空间,通过对SRAM内存的合理划分及不同逻辑功能的组合来实现多种配置的Cache设计,Tag存储信息编号的不同处理方式达成LRU和LFU两种替换策略,映射地址区间的划分、接口间的信号转换及对CPU控制权的约束,使得总线接口AHB和EILM都能通过Cache读取指令数据。最终要通过FPGA测试实际收发包速率来验收设计指标。采用UVM验证方法学完成Cache的验证工作,搭建了完善且高复用性的UVM验证平台,采用全面细致的测试用例,对Cache的功能进行了全面的验证。验证过程中构造了Cache的参考模型,以合并数组、动态数组、队列等UVM方法的语言优势对Cache逻辑进行了再实现;对系统中所有可访问的Memory进行了预期备份管理,为数据正确性做出参考和保证;通过参考模型输出、内部信号引出、读取指令时间计算来准确判断Cache命中情况。接口间的随机跳转、边界值的覆盖、接口间并行及串行仿真对Cache和CPU间交互的接口进行了全面细致的验证,保证了各种应用场景下接口信号不出问题。在此基础上,提出了一种先由CPU正常运行配置Cache相关寄存器和Flash通信路径,然后验证环境接管CPU接口进行随机验证的方式,该方法效率高且更贴近实际应用。设计结果表明,无Cache的整体吞吐率约8-9Mbits/sec,带Cache的收发包吞吐率约为13Mbits/sec,符合提升30%运行速率的指标。验证结果进行了合理的评估,评估结果表明:代码覆盖率达到90%,功能覆盖率达到100%,验证工作完成全面,整体结果符合验证预期。