论文部分内容阅读
虽然CMOS图像传感器技术得到快速的发展,但高帧频、高分辨率、大动态范围和小面积CMOS图像传感器的研究仍面临巨大的挑战。针对CMOS图像传感器的发展需求,对决定CMOS图像传感器性能的关键模块列并行模数转换器(Analog to Digital Converter,ADC),在高速、高精度、小面积和低功耗等方面提出了更高的要求。通过对几种列ADC的分析和对比,结合逐次逼近ADC(Successive Approximation Register ADC,SAR ADC)和单斜坡 ADC(Single Slope ADC,SS ADC)各自的结构优势,本文设计了一款12-bit全差分SAR/SS ADC。该ADC高六位和低六位分别采用SAR ADC和SS ADC结构,即避免了全部采用SAR ADC造成面积过大的问题,同时也提高的SS ADC的转换速度,在速度和面积上达到了很好的折衷。全差分SAR/SS ADC采用差分结构,较传统的单端两步式ADC具有更好的噪声抑制能力,消除了采样开关引起的固定失调,减小了噪声误差。SAR ADC进行高六位的量化,其电容阵列采用2+4分段方式,减小了整个电容阵列的面积,采用新型的开关控制时序,共模电平变化范围变小,降低了共模电平对比较器的影响。SSADC进行低六位的量化,电流舵数模转换器同时产生具有差分性质的上升斜坡和下降斜坡,SAR ADC和SS ADC共用一个比较器,进一步节省了功耗和面积。全差分SAR/SS ADC采用UMC 0.11μm工艺设计实现,利用Cadence和Matlab等工具,完成电路原理图设计、版图设计及后仿真验证。该列ADC的数字、模拟供电电压分别1.2 V和3.3 V,量化电压范围0-2 V,输入差分斜坡信号,前仿真得全差分SAR/SS ADC的微分非线性和积分非线性分别为±0.25 LSB和+0.56/-0.38 LSB,在227 kS/s的采样频率下,输入11 kHz的差分正弦信号,后仿真得其信噪失真比为67.9 dB,有效位数达10.9bit,满足CMOS图像传感器的性能需求。