面对大数据时代的挑战,人们对高性能存储和计算芯片的需求愈加迫切。然而随着器件微缩,现有摩尔定律即将失效。另外,传统冯·诺依曼计算机架构中的数据传输瓶颈也极大地限制了海量信息的实时处理。忆阻器具有高速、低功耗、高擦写次数、易于微缩、与CMOS工艺兼容且便于3D集成等优点,有望替代闪存成为后摩尔时代的主力非易失性存储器。此外,忆阻器在非易失性逻辑运算、神经形态计算等领域展现出了巨大的潜力,可以实现存储与计算的融合,突破传统冯·诺依曼数据传输瓶颈。因此,基于忆阻器的存算一体技术研究吸引了越来越多的研究关注。本文针对基于忆阻器的非易失性逻辑运算中的不足之处,在器件、逻辑算法、级联问题、计算架构等关键问题上对现有基于忆阻器的二值布尔逻辑运算进行了补充与完善;在材料与器件制备、忆阻机理、多值逻辑算法与功能设计等方面开展了基于忆阻器的多值逻辑相关研究;并首次将忆阻器与可逆逻辑结合,从电路仿真方面开展了相关研究,为未来计算与存储融合的新型计算机架构提供了理论基础与原始创新。相关研究成果概述如下:（1）在二值布尔逻辑研究方面,本文基于1T1R忆阻器件,通过电学性能测量对其忆阻导电机制和电荷输运机制进行了解释和建模。采用四变量时序逻辑方案对单个1T1R忆阻器件进行了二值布尔逻辑算法设计,可以在两步以内实现所有的16种布尔逻辑运算,极大地降低了计算复杂度。随后,提出了两种方案解决电路级联问题,同时采用备份电路避免了计算过程中的数据覆盖问题。最后,设计了基于1T1R阵列的计算架构,通过这种计算阵列,不仅可以实现所有的基本布尔逻辑运算,还可以实现一系列复杂逻辑运算功能,包括多种加法运算以及数据选择功能,相较于其他研究工作,本论文实现的逻辑功能更加全面并且在计算复杂度方面具备极大的优势;（2）在多值逻辑研究方面,本文首先采用一系列微纳制备工艺制备得到了Ag/Ag:GeTe/Ta忆阻器件,通过控制Forming过程和Set过程中的限流可以实现忆阻器在易失性与非易失性之间进行转变,也可以获得可以稳定转变的多阶电阻状态转变特性。通过I-V特性曲线拟合,结合维纳表征手段以及第一性原理计算对忆阻器件的电阻状态转变机制进行了初步解释并提出了相应的电荷输运机制模型。另外,通过不同的电学测量手段以及统计数据分析也得到了Ag/Ag:GeTe/Ta忆阻器件的量子电导特性,进一步对所提出的物理模型进行了佐证,同时也为忆阻多值逻辑运算研究提供了原始器件。针对忆阻器的多电阻状态转变特性设计了一系列的多值逻辑算法,包括三值逻辑完备集算法,多值T门等。制备得到了具备量子电导特性的Pt/HfO_x/ITO忆阻器件,采用直流扫描测试进行了三值逻辑完备集的功能测试,对所设计的三值逻辑完备集电路和算法进行了实验验证。为了对三值逻辑完备集算法进行优化,制备得到了脉冲循环特性极为稳定的Pt/C:SiO₂/ZrO₂/C:SiO₂/TiN（PCZCT）忆阻器件,结合直流扫描与脉冲刺激两种操作模式对三值逻辑完备集算法进行了优化设计并进行了实验验证,降低计算复杂度的同时也设计了三进制半加器逻辑组合。（3）在可逆逻辑研究方面,首先制备得到了小规模Pt/TiO₂/Pt crossbar忆阻阵列,结合忆阻器的电学性能测量与忆阻模型构建基础,构建了符合实际测量数据的阈值转变忆阻模型,用于后续HSPICE仿真测试。基于忆阻阵列,采用忆阻IMP衍生逻辑方案,设计了一种忆阻阵列与定值电阻组合而成的忆阻逻辑电路架构。在这种电路架构基础上,可以实现二值NAND和AND逻辑运算,并且可以实现一系列基本忆阻可逆逻辑运算,包括一位可逆逻辑门（Data Transfer、非门）,二位可逆逻辑门（控制非门、简单交换门）以及通用可逆逻辑门（CCNOT、n-CNOT）。通过仿真测试对所设计的忆阻可逆逻辑电路和算法进行了验证,可以发现基于忆阻器的可逆逻辑门在减少垃圾位、方便级联、简化电路、降低计算复杂度等方面具备极大的优势。最后基于忆阻可逆逻辑门,设计了一系列可逆逻辑级联组合,可以实现一些复杂计算功能,包括二值半加器、二值全加器以及二位乘法器,为后续忆阻可逆逻辑网络设计奠定了基础。