数据记录器作为一种重要的机载设备，主要用于采集存储飞行时的海量数据。由于数据量多达几十个GB，甚至上百GB，因此，如何提高海量数据传入计算机的时间就成为制约存储测试系统发展的一个重要因素。USB3.0接口在市场上已经广泛普及，具有即插即用、传输速度快、兼容性强的优点，已经成为计算机与外部设备通信的标准总线，其最大传输带宽可达5Gbps。在此背景下，本文设计了以FPGA为控制中心，DDR2SDRAM为高速大容量缓存，USB3.0接口作为与计算机进行数据通信接口的高速数据传输电路，实现了将记录器中的大容量数据高速可靠的传入计算机。论文首先对课题研究背景、国内外发展现状和USB3.0接口协议进行了介绍，然后根据大容量数据记录器的任务设计要求，在提出总体方案的基础上设计了基于ECC校验算法的大容量FLASH存储器，并构建了USB3.0+FPGA+DDR2SDRAM的高速数据传输电路系统框架。之后着重对高速数据传输电路的设计进行了详细说明，并对DDR2和FPGA之间的接口信号进行了信号完整性仿真分析，确定了布局布线规则；在软件设计部分，结合大容量记录器的高速数据传输过程，设计了一种以FPGA内部的片上小FIFO+DDR2SDRAM为架构的高速缓存器，开发了USB3.0的固件程序，设计了USB3.0在从FIFO（SLAVE FIFO）工作模式下的GPIF II状态机，完成了VHDL控制程序的编写。在论文结束部分，给出了FLASH的ECC校验测试结果和高速数据传输电路的测试结果。本文设计的高速数据传输电路是通过USB3.0接口来实现的与计算机之间进行数据传输，稳定的实现了150MB/s的数据传输，解决了大容量记录器的数据传输速度瓶颈。而且通过利用FPGA的高速并行性和易于配置性应用到诸如图像数据的实时采集传输等方面也具有一定的参考作用。