论文部分内容阅读
随着智能设备的大量普及,现代电子设备的工作频率也是越来越高。高速动态存储器是目前所有智能设备必需的核心电路部分,其性能更是很大程度上影响着整个操作系统的运行速度和稳定性。本文是基于工作单位的实际工程项目,设计了一个性能稳定并且可以被直接套用的模块化的DDR3(Double Data Rate 3,简称DDR3)高速动态存储器的PCB(Printed Circuit Board,简称PCB)。一些规模较小的智能设备研发公司在进行产品研发时可以直接套用模块化的高速动态存储器的PCB,可以省掉复杂的PCB布线和仿真验证过程,从而大幅提高了工作效率并降低研发成本。在进行高速动态存储器PCB设计时,信号完整性是必须要考虑的因素。在信号完整性问题的研究中,信号反射和信号间串扰,这两个问题是信号完整性问题中比较常见且普遍存在的问题。本论文通过深入研究传输线理论、信号反射理论和信号间串扰的相关理论,分别建立了信号反射和信号间串扰的数学模型,对其进行特性分析。根据其形成原理提出了具有针对性的解决措施,并通过仿真验证了解决措施的有效性。将高速信号反射和串扰的解决措施作为理论指导,完成了高速动态存储器的PCB设计。本论文通过利用SIwave和HSPICE等仿真软件对高速动态存储器的PCB设计进行仿真,并根据仿真结果调整了PCB布线的一些设计规则,优化了PCB布线设计,从而达到减少在PCB设计过程中可能遇到的信号完整性问题的目的。通过对PCB信号的实测,最终证实了本论文中设计的高速动态存储器PCB具有良好的信号完整性,具体的信号波形指标均优于设计指标。本文设计的DDR3高速动态存储器的PCB可以在实际的产品设计中被直接套用,可以明显缩短产品的研发周期,并大大提高产品的系统稳定性。