现代高性能芯片的设计和制造工艺的发展促进了测试仪器的进步和变革.本论文通过对现代集成电路测试仪、微处理器测试技术和可编程逻辑器件的分析和研究,设计出一种经济实用的低成本高速IC功能测试平台.本论文侧重于低成本高速IC功能测试平台结构方面的研究与硬件方面的设计,另外对其软件进行了一些探讨.涉及到的内容主要包括以下几个方面:本论文通过对集成电路测试仪的基本原理和结构的分析,结合现代微处理器测试方法和可编程逻辑器件的特点,制定了低成本高速IC功能测试平台的总体设计方案.本论文提出了一种多倍带宽存储器结构,采用多组存储器错位工作原理,在不增加存储器时钟频率的条件下,实现了用成熟的低速存储器存取高速数据,使得存储系统的数据带宽成倍增加.本论文利用FPGA实现了通用的DDR SDRAM控制器,解决了现行微处理器和DSP与DDR SDRAM之间的不兼容问题.本论文对测试平台的信号完整性进行了详细的分析,并采用基于信号完整性分析的系统设计方法,来设计测试平台.