在信道编码研究领域,低密度奇偶校验（Low Density Parity Check,LDPC）码受到了许多研究学者的青睐。这是由于其具有出色的性能,无限接近接近香农极限的特性,且编码简单。在针对LDPC码译码算法的研究中,基于交替方向乘子法（Alternating Direction Method of Multiplier,ADMM）的线性规划（Linear Programming,LP）译码算法极具研究潜力而备受关注。相较于传统置信传播（Belief Propagation,BP）译码算法,ADMM-LP译码算法不仅消除了错误平层（Error Floor）的影响,还具有最大似然（Maximum Likelihood,ML）保证。且ADMM-LP译码算法基于线性规划算法,结合凸优化的理论,具有完善的数学理论参考,便于建模分析。在ADMM-LP译码算法中,向量在校验多胞体上进行欧几里得投影是其中最复杂,最耗时的操作,且投影复杂度会随着待投影向量维度的增长而急剧上升。许多研究者针对此进行了优化,提出了例如割查找投影算法（Cut Search Algorithm,CSA）,线段投影算法（Line Segment Projection Algorithm,LSA）等复杂度较低的投影算法。ADMM-LP译码算法要在实际中应用的关键在于硬件实现,因此开展ADMM-LP译码算法的硬件实现研究具有重要意义。随着半导体器件的不断发展,硬件平台的计算能力逐渐攀升,基于现场可编程门阵列（Field Programmable logic Gate Array,FPGA）的译码算法硬件实现研究受到越来越多学者的关注。本文基于此也开展了以下工作:1.本文基于线段投影算法进行优化,首先通过去除超立方体投影判断,合并变量等方式简化了线段投影算法,接着提出具有中心对称特点的线段投影算法。对提出的基于中心对称的线段投影算法开展量化研究,并设计对应的硬件实现框架。通过仿真实验表明,改进后的线段投影算法性能与原始的线段投影算法性能基本一致,但其计算更简单,变量更简洁。进一步地,在FPGA平台中开展了线段投影算法的硬件实现研究,并结合算法的误码率性能以及硬件资源占用情况,分析最佳量化方案。本文实现的LSA投影模块相较于CSA投影算法的硬件实现,其计算效率提升了 65%,LUT资源耗费下降了 86%,FF资源耗费下降了 96%,且无需DSP资源耗费。2.基于线段投影算法的硬件友好优势,本文实现了一种基于线段投影算法的ADMM-LP译码器。首先介绍了一种基于中心对称的ADMM-LP译码算法,然后设计对应的硬件实现框架,详细分析各个模块的硬件设计,最后在FPGA平台上搭建完整的译码器测试平台。实验结果表明,本文实现的ADMM-LSA译码器,相较于其他译码器,在同等译码条件下,误码率性能相差不大,但其在硬件资源耗费以及计算速度上有了大幅改进,LUT资源占用降低了 40%,FF资源降低了 67%,DSP资源降低了 54%,而译码速度提升了 30%。