标准单元库是数字集成电路设计的基本单元，一套特定工艺条件下设计优良、高性能的单元库对于芯片设计起着重要支撑作用。也就是说，没有一套完整的、高质量的标准单元库就无法提高集成电路的设计水平。本文主要研究了基于CSMC700V SOI工艺下标准单元库的设计流程，从逻辑组合单元和时序单元两方面出发，运用Hspice仿真提取合理的器件尺寸，然后借助Cadence的Virtuoso版图绘制工具完成一些标准单元的符号和版图设计，借助Hspice和Calibre进行后仿真，确保版图设计满足要求，再使用Synopsys的LibertyNCX完成特征化，生成库文件。同时本文还提出了标准单元版图的优化方法，通过Hspice仿真对比发现所提出的版图优化方法具有较为明显的优点[1-2]。本文主要的工作内容及成果具体包括：一、本文完整介绍了标准单元库的整个设计流程和其中每一步流程的具体操作，以及每一步操作后的实验结果。具体包括了标准单元库的整个框架设计、前仿真、电路图库、符号库、版图库的建立，以及寄生参数提取、后仿真和库文件的生成。二、提出了一种版图的优化方法，这种方法很适用于多输入和驱动比较高的标准单元，而且输入端个数越多，这种方法就会越有价值。三、完成了在各种驱动条件下的反相器链和反相器环的版图绘制及仿真分析。对于反相器链，主要仿真了上升时间和下降时间；而对于反相器环，主要对其振荡频率进行了仿真测试[3]。