随着无线网络的普及应用,其安全性面临巨大的挑战,802.11b标准定义的WEP安全协议无法抵御密钥恢复攻击,因此2004年IEEE无线标准小组公布了802.11i安全补充标准,其关键在于提出了安全高效的CCMP加密协议。随着无线网络速度的提升,基于软件和传统硬件实现协议难以满足系统吞吐率的需求,因此需要采用并行高效的FPGA硬件平台实现CCMP安全协议。本文在深入研究CCMP协议工作机制及其核心加密算法AES的基础上,以高吞吐率为目标,设计了基于FPGA的硬件系统。首先进行架构设计将系统划分为高性能AES模块、AES_CCM模块、格式化模块、主控模块等四个主要部分。然后进行子模块设计,在实现AES模块时采取轮融合技术,进而缩减周期数,提高数据吞吐率;在实现AES_CCM模块时,采用双AES核技术,确保AES_CBC_MAC模块和AES_CTR模块并行执行,提高运算效率;在格式化模块中,设计了数据缓冲结构,使本系统具备更好的兼容性,以便处理不同速率的数据流;在主控模块及子模块的控制流设计过程中,采取优化控制信号等方法,降低关键路径延迟。最后在合理设计架构并提高子模块运算效率的基础上,实现基于FPGA的高吞吐率CCMP协议硬件系统设计。基于Modelsim仿真软件和集成逻辑分析仪对CCMP硬件系统进行仿真验证。然后在Xilinx Vivado开发环境中,以Virtex-7为目标FPGA,进行综合实现以及时序分析,得出系统最高数据吞吐率可达2.185 Gbps。通过与传统设计的全面性能比较,结果表明本文提出的设计方案较为合理,在系统吞吐率、资源利用率等方面均有所提升。