MIL-STD-1553B是一种航空总线通信的标准,采用集中式控制方法、指令/响应型串型总线,实时性和可靠性是最大的特点,在航空系统和地面武器控制系统中的应用较为广泛,但是要完成该类型系统的设计,首当其冲的是1553B接口芯片的设计。在对MIL-STD-1553B数据总线协议进行研究后,参考国外一些芯片的功能结构,结合EDA技术,本论文提出了基于FPGA的1553B总线接口芯片的SOC设计方案。在介绍了总线控制器BC、远程终端RT结构和功能以及曼彻斯特编解码的特点后,在本文中详细介绍了BC的设计方法,并在此基础上简单的介绍了RT、MT的设计方法。本文设计的系统必须可配置接口工作在哪种终端模式下,每个终端的设计都采用Verilog语言进行设计,并采用统一开放的标准给出了模块的接口,其中与CPU模块的接口给出了经典外部寻址方案和片上总线Wishbone方案,后者适合芯片内部IP核互联,系统时钟采用了数字锁相环分离时钟,所有的模块设计推导过程中都给出了详细的逻辑框图、算法流程图和功能仿真结果分析,功能模块在通过EDA工具的优化及综合后在XILINX virtex上得以实现各个终端的功能。通过实验证明该设计能够完成BC/RT/MT三种模式的功能,并能处理多种消息格式的传输,并具有较强的检错能力。论文最后对1553B总线消息传输中的同步问题进行了详细分析,在基本时间同步机制的基础上对时间同步的方法进行了改进,根据软件的思想提出了相应的算法,并进行了充分的说明和论证,该算法明显提高了系统的稳定性和可靠性。