近年来,集成电路设计得到了迅猛的发展,对集成电路设计的精度要求也在不断提高。而电路设计精度的提高是建立在精确的器件模型的基础上,器件模型连接了电路设计与工艺生产,起到了桥梁的作用。精确的模型不仅可以提高设计精度,还可以节约设计成本,缩短设计周期。现今为大家所熟知的MOSFET器件在电路设计中发挥着很大的作用,因此建立MOSFET器件的准确模型显得尤为重要。本文主要研究了MOSFET器件RF CMOS新工艺(浅沟槽隔离技术)对器件电学特性的影响,建立浅沟槽隔离技术产生的应力的模型。该应力主要源于浅沟槽氧化物和硅基硅材料的热膨胀系数不同。本文内容简要如下:　　 (1)本文从RF CMOS工艺的角度具体分析了浅沟槽隔离技术工艺,并基于IBM90nm RFCMOS工艺,通过用TCAD仿真工具研究了该技术对MOSFET性能的影响。经研究发现,STI应力影响了沟道掺杂浓度和应力分布,特别是在STI结构的拐角处。至此,还发现该结构对器件阈值电压和饱和电流有2％0-5％的影响。　　 (2)本文通过全局模型的建立方法,用ICCAP软件建立基本模型(包括DC和RF部分)。在此基础上,根据应力的作用机制,设计用于分析应力参数SA/SB和STIW影响的器件结构,并经流片、测试、提取模型参数,最终建立基于BSIM4模型的应力模型,该应力模型在50MHz-～30.05GHz范围内得到验证。根据本文的设计目标,分析了浅沟槽隔离对MOSFET的影响,建立了该应力模型,并且该模型仿真结果与测试结果拟合良好。事实上,应力对器件性能影响的两个主要表现就是迁移率的变化(即对饱和电流的影响)和沟道掺杂浓度的改变(即对阈值电压的影响),因此文中给出了它们随应力参数的变化曲线。在模型建立过程中还发现对于一些特殊尺寸的MOS器件,特别是小尺寸,应力的影响很大,精确的应力模型至关重要。　　 本文的模型可应用到目前65nm工艺中,并能精确地表征器件的电学特性。