SoC事务级验证已成为功能验证的主流方法。面对规模较大的芯片验证,如何抽象事务,并达到需求的覆盖率是验证工作的难点和重点。　　本文提出一种基于状态机结构体模型自动遍历产生测试用例的方法,该方法将系统规格书或设计需求中的原始数据提取为具有独立功能的事务检查表和控制事务的顺序流程,将信息映射到状态机结构体模型,状态机结构体模型自动产生事务级测试用例。　　基于状态机结构体模型自动遍历产生测试用例的方法,本文构造了由两个Master和两个Slave组成的AXI总线架构。应用状态机结构体模型,将Master通过AXI通道读写Slave定义为两种基本事务,根据每个Master当前不同的行为划分状态,并将状态对应到当前AXI总线上所发生的具体事务。通过状态机结构体中的状态机自动遍历状态产生所对应的具体事务级测试序列,同时计算并记录此序列所产生的结果,然后将事务级测试序列输入到构建的Master和Slave中,实时记录包括两个Master和Slave在内的整个AXI平台运行后的结果,将状态机结构体自动遍历状态产生的预算结果与实际验证平台运行的结果对比并结合AXI总线协议分析,结果表明状态机结构体产生的预算结果与平台实际运行结果相同,并满足AXI总线接口协议的属性要求。　　采用SystemVerilog建立了AXI总线的验证平台,进行了代码覆盖率、事务覆盖率、边界覆盖率统计。对于事务覆盖率,从状态覆盖、状态跳转覆盖和状态序列覆盖三个层次进行了统计。边界覆盖从每个模块的最小地址,最大地址和随机地址进行了统计。通过覆盖反馈,查找并修正造成覆盖率低的因素,最终使不同方面的统计结果满足预先的验证需求。　　实验证明,状态机结构体模型在AXI总线验证中具有较高的效率,有利于发现和更改设计的错误。