由于计算机技术、通信技术和集成电路制造技术的推动,过去的十几年无线射频通信芯片的发展取得了重大的进步,特别是片上电感的使用使得无线射频前端都能集成到片内,并和数字基带组成单片全集成的系统级芯片即片上系统(System-on Chip,SoC)。无线射频通信的单片全集成避免了多芯片连接,减少了总的流片和封装成本,满足低功耗和紧凑设计的需要,但是同时也带来了一些设计上的挑战,其中之一便是片上电源噪声。电源噪声主要由IR压降和Ldi/dt产生,数字基带部分的晶体管数量巨大,在同一时刻会在电源线上产生较大的di/dt噪声,并通过电源网格和衬底网络传递到敏感的模拟和射频模块,恶化它们的性能。本文就无线射频通信SoC芯片中的电源噪声问题展开以下的一些研究。首先,研究了无线射频通信SoC的电源噪声产生的机理及其传播,研究了射频压控振荡器的噪声源和相位噪声理论,在研究相位噪声模型的基础上着重研究了片上开关电源噪声对射频振荡器的影响。并分析了常见的低电源灵敏度的环形振荡器的设计技巧,总结了五种常见的低电源灵敏度环形振荡器的设计方法及其优劣,给具有不同指标或性能要求的无线应用领域提供选择的依据和启示。其次,分析了常见的交叉耦合电感电容射频振荡器的电源噪声抑制技术的特点和所存在的一些不足,提出了一种新的共模复制补偿射频振荡器。给出了详细的设计流程和设计方法,进行了电源抑制性能和相位噪声性能的推导,完成了整个系统的版图设计和验证,后仿真分析表明所提出的系统具有较好的电源抑制性能和整体设计优值,适合混合信号有噪电源环境下的应用。第三,针对SoC应用中传统线性稳压器的不足,设计了一款新颖的输出无电容高电源抑制比的全集成低漏失线性稳压器。给出了详细的设计流程,零极点分析和电源抑制性能的推导提供了理论基础。并完成了系统的版图设计和验证,后仿真分析表明所提出的低漏失线性稳压器具有较宽频率范围的高电源抑制比,快速瞬态响应能力和较强的带负载能力,适合混合信号有噪电源环境下的应用。