论文部分内容阅读
随着半导体制造工艺水平的提升,集成电路特征尺寸减小至纳米级,摩尔定律的发展进入瓶颈期。为了进一步推动摩尔定律的发展,提高集成电路集成度和器件性能,研究者们将目光转向了TFET器件。TFET器件的工作原理是载流子带带隧穿,由于带带隧穿对温度的依赖甚微,因此避免了热载流子效应,使器件的亚阈值摆幅低于60mV/dec。除此之外,TFET器件关态电流小,可以降低静态功耗。在关于TFET的一系列研究中发现通过改变器件的结构和材料可以获取更加理想的开态电流、关态电流、亚阈值摆幅及开关电流比,使器件整体性能得到更进一步的提升。本文以Ge基n型TFET为研究对象,探讨了常规TFET的基本工作原理及隧穿几率的影响因素,对具有n+pocket层的n型TFET结构和新型无结Ge基轻掺杂漏区（LDD区）n型TFET结构进行了优化。首先提出了具有n+pocket层的n型TFET结构,由于n+pocket层和源区形成的突变结增大了开态隧穿面积,使TFET开态电流增大至2.25×10-4A/μm。在n+pocket层结构的基础上,保持开态电流不变,提出了DMDT-DGTFET和HCDMDT-DGTFET结构以进一步降低关态电流。前者通过增大靠近沟道-漏区侧栅氧化层厚度降低了关态隧穿区域电场从而使关态电流降低至1×10-10 A/μm;后者在前者的基础上采用异质沟道,使关态电流降低至2.6×10-12A/μm,SS下降至39.2 mV/dec,开关电流比增大至1.1×108。其次,建立了具有n+pocket层的n型TFET结构的阈值电压模型,仿真分析了栅氧化层介电常数?ox、Ge层厚度TGe、漏源电压Vds、栅氧化层长度Lg与阈值电压之间的关系,并验证理论推导结果和仿真结果一致。接着,提出了一种新型无结Ge基轻掺杂漏区（LDD区）n型TFET结构。采用与具有n+pocket层的n型TFET结构类似的研究方法,优化了器件掺杂浓度、栅极厚度等物理参数。基于该结构的仿真结果显示,其开态电流Ion为5.5×10-5A/μm。和常规Ge基n型TFET相比,该无结器件开态电流Ion增大至6×10-5A/μm;同时,也使带带隧穿的有效面积有所增大,因此,LDD区具有改善Ge基n型TFET性能的关键作用。最后,对无结Ge基n型TFET在沟道区（ND）和LDD(NLDD)区不同掺杂浓度下的开态电流Ion、关态电流Ioff进行了对比分析。结果显示,优化后的ND和NLDD分别选1×1018cm-3和1×1017cm-3时关态电流Ioff相对减小一个数量级;斜栅氧化层结构能够抑制栅致漏电流效应,该结构使亚阈值摆幅SS降低至46.2 mV/dec,开态电流Ion=4.05×10-5A/μm,开关电流比为5.7×106。