信道极化理论表明对任意二进制离散无记忆信道（Binary-input Discrete Memo-ryless Channel）,当码率小于信道容量时,能够构造一种达到香农容量限的码字。受到信道极化现象的启发,Arikan给出极化码的构造方案,并且证明其有着较低的编译码复杂度,极化码的良好性能吸引了大量学者的关注,为信道编码技术开辟了一个新的方向。MLC（Multi-Level Cell）型NAND闪存是一种非易失性存储设备,其存储密度高,体积小,功耗小,已经成为市场上的主流存储设备。相比SLC（Single-Level Cell）型的闪存,MLC型闪存的单元中存储两比特数据,降低了闪存的单位成本,更加适合大容量的存储设备。但是随着闪存的密度增加,闪存单元更加容易发生错误,因此需要更加有效的纠错方案,以提高闪存系统的可靠性,延长闪存芯片的使用寿命。本文主要研究极化码在MLC型NAND闪存中的应用,工作内容分为如下几个方面:1、确定闪存信道模型。在本文中主要提到了两个信道模型,基于高斯分布的信道模型和2-BBM信道模型。通过比较发现,基于高斯分布的信道模型虽其复杂度低但是其准确度不高,而基于实际误比特特性的2-BBM信道模型不仅准确度高而且其复杂度并不是很高。比较之下,选择2-BBM信道模型作为闪存的信道模型。并详细给出2-BBM信道模型的特性与参数2、闪存对纠错码的要求很高,既要码长长又要码率高。因此在设计闪存的纠错方案时需要结合闪存的特性。根据闪存系统错误的非对称性,确立采用基于蒙特卡洛构造方法进行极化码的构造,在译码算法上采用性能较好的SCL（Successive Cancelation List）译码算法。本文研究不同码长、不同码率以及不同译码宽度的SCL（Successive Cancelation List）译码算法的误帧率特性。仿真结果表明,对于高码率的闪存系统,可以采用SCL（?=1）的译码算法弥补由于高码率带来的性能损失。3、将码长为2的幂次的极化码与相同码长相同码率的LDPC在闪存上应用的性能作对比。针对闪存的码长并不一定是2的幂次的特点,介绍了一种缩短极化码的方案,并将缩短的极化码与同码长同码率的LDPC码进行对比,分析缩短后的极化码在闪存系统上应用的性能。从仿真结果中分析得到,在5000到10000次的P/E循环操作范围内,当FER达到10^-1时,相比LDPC码,采用极化码作为纠错码可以多执行接近500次的P/E循环操作,极化码的纠错性能要明显优于LDPC码,因此我们认为极化码能够很好地应用于闪存系统中,并且随着码长的变大,极化码的性能就会越好,能够有效的提升闪存的性能,延长闪存芯片的使用寿命。