随着集成电路制造工艺的不断发展，单个芯片上集成的晶体管数目越来越多。通过集成各种知识产权核，系统级芯片(SoC)的功能更加强大，但同时，也带来了测试数据量的快速增加和测试应用时间的快速增长，相应地增加了测试成本，这是因为自动测试设备(ATE)的成本随着其速度、通道容量、存储器大小的增加，而迅速增长。用一个可接受的代价，来解决急剧增长的测试数据量和有限的ATE传输带宽之间的矛盾，正变得愈来愈困难，编码压缩方法提供了一种颇有前途的解决方案，能有效地减少数字电路测试时传输的数据量和测试时间，缓解因集成度的迅速提高所带来的海量测试数据量。本文正是围绕SoC测试数据编码压缩问题展开研究。本文在分析了一些典型的编码技术的基础上，提出了扩展前缀编码方案。通过对测试集的分析，发现测试集中除了包含大量的0游程外，还包含有大量的1游程。扩展前缀编码方案采用变长到变长的编码方式对任意长度的0游程和1游程编码，代码字由前缀和尾部组成，用扩展的前缀表明编码的游程类型，从而不引入额外的标记位。对测试集中的无关位采取优化赋值方法，减少0、1跳变，降低测试功耗。解压时，通过使用一种特殊的计数器简化控制电路，解压电路硬件开销小且较易实现。理论分析和实验结果表明其具有较高的测试数据压缩率和较低的测试功耗。针对多扫描链测试的特点，本文提出了一种新颖的基于多扫描链分组列相容的测试数据压缩和解压方法，在压缩率、硬件开销和解压协议三方面做了较好的权衡。该方法将测试集按多扫描链结构排列之后，采用对测试集进行分组，每组内各列进行相容编码的思想，将多个向量压缩成一个向量，该方法与传统的对游程长度进行编码的压缩方法不同，它既有效的利用了测试向量的相关性，又充分利用了测试集的无关位，实验结果显示，取得了很好的压缩效果。