随着功率集成电路应用领域的不断扩大,BCD工艺所受的关注度日益增加。相对于低压CMOS部分,高压DMOS的研发与设计更具挑战性,而DMOS的击穿电压和导通电阻则是器件设计者考虑的关键因素,但是传统的DMOS结构无法突破这二者之间的折中矛盾,为了进一步提高器件性能,必须寻找新的器件结构和优化技术来降低甚至消除这种折中矛盾。　　 本文基于标准的0.35um BCD工艺,运用美国SILVACO公司的工艺与器件模拟软件,并结合实验结果,对现有的高压140V VDNMOS和LDPMOS进行设计与优化并最终确定器件结构和工艺基准。另外为了提高高压器件的应用范围,运用降低表面电场、场极板、漂移区线性掺杂等当今成熟的功率器件优化技术,在140V器件基础上设计优化出100V、170V两种不同耐压值的器件结构。整个优化过程中,主要是通过器件尺寸和结构的微调来实现,并没有大幅度提高工艺的复杂度,降低了生产成本。　　 最终流片测试结果表明,所有器件的各项指标均满足预期目标值,很好的达到了设计与优化的目的。