合成频率源技术是上世纪70年代发展起来、技术难度极大的先进电路技术，使用灵活、性能优越、控制方便。伴随着3G、4G通信以及新体制雷达技术的发展，频率转换时间短、频率分辨率高、相位变化连续的DDS（直接数字式频综）芯片正日益成为决定系统性能的关键因素，目前已广泛应用于导弹制导、电子信息对抗、通信、相控阵雷达及SAR中。本论文主要是以直接数字频率合成器(DDS)及数字下变频系统为研究对象，同时根据现代芯片测试中遇到的问题和挑战，对可测性设计算法进行深入的研究和设计仿真。根据直接数字频率合成器(DDS)需要满足可测性(DFT：Design ForTestability)的具体要求将两种测试算法内嵌在设计的DDS中。主要内容为：1．深入研究和分析高性能直接数字频率合成技术，为了便于研究和设计DDS，本文基于maltlab开发了一款GUI仿真器。该仿真器可以仿真相位截断、幅度量化、相位抖动技术对DDS信号的影响。它利用matlab强大的绘图功能，可以直观的显示频谱及时序图，最后对该仿真器进行了演示验证。2．根据该DDS芯片的具体要求，提出新的设计方法。在此种方法中，累加器采用的是流水线的方式进行设计实现，同时对ROM查找表进行增大压缩比—用角度分解法来压缩ROM的大小，从而提高了电路频率及数据吞吐量，降低了ROM功耗，最后基于该DDS设计了一个数字下变频系统，比较可得具有明显的优越性。3．深入研究嵌入式SRAM的内建自测试方法，针对本DDS的特点，采用扩展字的March C+算法。为完成对字内故障的测试，提高故障覆盖率，测试向量采用数据背景；结合March C+算法的地址顺序要求并不严格的特点，采用LFSR来取代传统的计数器。4．研究边界扫描算法，对JTAG1149.1进行设计实现。使得该芯片可以完成板级的系统测试，同时提出新的测试结构，该结构将MBIST和JTAG设计结合起来，通过JTAG来完成对MBIST的控制，以此来减少芯片引脚。