IEC 61850国际标准的建立，为变电站自动化和电力系统信息化提供了全面的建设规范。作为自动化变电站系统中的重要装置，符合IEC 61850标准的合并单元的设计与开发成为人们关注的焦点。能否实现高精度的时钟同步，是衡量合并单元功能好坏的重要指标。IEEE 1588精密时钟同步协议在合并单元时钟同步系统中的应用，是今后建设符合IEC 61850标准的数字化变电站的一个重要研究方向。　　 本文首先简要介绍了IEC 61850标准及其对合并单元时钟同步精度的要求，分析比较了当前电力系统中合并单元实现时钟同步的各种方式，确定了将IEEE 1588网络时钟同步协议应用在合并单元时钟同步系统中的基本思路。并以此为基础提出了“Altera SOPC+DP83640物理层芯片”的测试平台实现方案，完成了测试平台的原理电路设计，PCB设计和调试工作。在QuartusII环境下完成了逻辑配置和MAC软核的改造工作，编制了相应的Nios II发送IEEE 1588协议报文的测试程序。深入研究了DP83640的工作机理，实测了DP83640的事件捕获功能和时间调整功能，以此为基础完成了对同步系统节点时间值的校准。研究了DP83640的同步报文硬件检测功能，并对其进行了初步的测试。　　 实验表明，本文提出的以DP83640芯片为核心的IEEE 1588协议应用平台的设计是可行的，为设计开发基于DP83640的合并单元装置等后续研发工作奠定了坚实的基础。