论文部分内容阅读
本论文的内容是适用于Sigma-Delta模数转换器的数字抽取滤波器的研究、设计与ASIC实现。Sigma-Delta模数转换器凭借着其高分辨率,高性价比的特点,在现代数字通信系统和数字信号处理系统中作为模拟接口部件,得到了越来越广泛的应用。数字抽取滤波器是Sigma-Delta模数转换器中重要的组成部分。数字抽取滤波器将Sigma-Delta模数转换器中调制器电路输出的低分辨精度,高采样频率的数字调制信号转换成高分辨精度,奈奎斯特率采样的信号。Sigma-Delta模数转换器中,虽然调制器电路决定了模数转换器的设计精度和转换速率,但是,数字抽取滤波器在很大程度上决定了模数转换器的速率、面积和功耗。本论文设计和实现了256倍抽取的数字抽取滤波器,应用于2-1-1MASHΣΔ调制器电路。该数字抽取滤波器包括级联积分梳状滤波器和三级级联的半带滤波器。级联积分梳状滤波器采用五级级联的方式,实现32倍抽取滤波,并采用一种新的结构,能够减少级联积分梳状滤波器中需要抽取时钟信号的电路模块数量,使级联积分梳状滤波器的抽取操作可以在滤波后完成,以达到减少硬件开销的目的。每级半带滤波器实现2倍抽取滤波,在设计时采用等纹波逼近方式,在实现时采用了CSD编码作为滤波器的系数,可以大大减少半带滤波器在实现过程中的运算量和运算复杂度,并且可将半带滤波器实现过程中的乘法运算转换成移位加、减运算,从而达到减少硬件开销的目的。整个数字抽取滤波器采用了多级结构级联多采样频率的方式进行设计与实现。本论文中的数字抽取滤波器的设计与ASIC实现经过了MATLAB系统仿真,VHDL RTL代码编写,Synopsys VCS RTL代码仿真,Synopsys Design Compiler综合,Synopsys PrimeTime静态时序分析,以及Synopsys Astro自动布局布线。本论文的设计采用JAZZ 0.35μm CMOS工艺进行流片。自动布局布线后芯片版图的面积为2.1×2.1 mm 2,后仿真量化信噪比SNR为110.41(dB) ,有效转换位数ENOB为18.046位。