任意波形发生器(AWG)是能产生常用波形和用户自定义信号的通用信号源,广泛应用于测试测量领域。而高速无线通信、雷达等高频段的应用场景,都对AWG输出信号的带宽和频率提出了严格的要求。本文针对输出频段0～10GHz范围的AWG进行方案设计,探讨了宽带和高频输出的关键技术。主流的AWG系统基于直接数字合成(DDS)技术研制,整体可以分为波形发生和数模转换两阶段。DDS过程中相位截断、幅度量化和数模转换的非线性误差都会给系统引入杂散从而影响性能,要采取合理措施来减弱这些非理想因素。波形产生可以基于相位累加或者波形存储直读,本课题选用现场可编程门阵列(FPGA)通过板子自带的DDS软核和随机存储器(RAM)可以实现这两种信号发生方式。而数模转换器(DAC)的功能是将数字量的波形信号转换为模拟波形输出,其转换速率和动态性能直接影响AWG系统的输出信号质量。为了AWG输出频带和信号速率能满足设计标准,需要对DAC这一关键器件进行超高速定制化设计。本文在介绍DAC工作原理和性能指标的基础上,对不同类型和架构的DAC进行分析总结,采用了适合超高速应用的10位分段式电流舵架构。10位DAC的数字编码方式为高4位采用随机温度计译码,低6位采用二进制码。本课题对DAC的电流源开关单元模块进行创新设计,模块单元中实现多路内插功能从而提高DAC速率,并且通过具体电路和时序分析详细解释了新型DAC单元结构的工作原理。电流舵DAC的设计核心在于电流源和开关,本论文从理论分析和公式推导两方面说明电流源失配和开关切换时非理想效应对DAC动态性能的影响,并且应用gm/I_D模拟设计方法进行晶体管参数选取和电路搭建。论文对DAC的电流源阵列布局、超高速时钟和数据同步、随机温度计译码、偏置电路、不同模式信号配置等各个关键模块的设计和仿真都进行了说明。本课题10位SMIC40nm工艺DAC数模混合电路的搭建基于Cadence平台,通过AMS仿真器和Virtuoso Layout工具完成电路仿真和版图布局。对DAC的建立时间、无杂散动态范围(SFDR)等关键性能指标进行仿真测试,DAC的建立时间为3.1ns,低频SFDR在50d B以上,整体频带SFDR性能达到预期。本课题FPGA和DAC组成AWG系统,FPGA部分先进行波形编辑和寻址读取,DAC再在时钟控制下将FPGA输入的数字采样信号转换为阶梯状波形输出。AWG实现输出正弦波、三角波和锯齿波的功能仿真,完成正弦波形的SFDR指标测试,最后对影响波形质量的非理想效应进行分析和改进。