随着IP复用技术的发展，存储器占片上系统的比重越来越高。存储器内建自测试是常用的存储器测试技术，然而传统的基于状态机的内建自测试在设计阶段固定了测试算法和故障覆盖率，随着工艺技术和存储器性能不断进步，更多、更复杂的故障出现，限制了测试的灵活性。基于此，本文设计了一款基于指令代码实现的可编程内建自测试系统，可以在芯片测试阶段配置算法，可实现所有March及其衍生算法，提升了测试灵活性和故障覆盖率。　　本研究主要内容包括：⑴根据PMBIST拟实现的测试目标，设计了一套18位宽的可编程内建自测试指令集，可以实现测试算法、测试数据和测试地址的可编程，可实现所有单端口和双端口故障的覆盖测试。通过优化指令集结构，减小算法实现所需的指令存储空间。并基于所设计的指令集进行系统规划和模块划分，设计了可编程内建自测试系统，主要包括指令存取模块、译码与向量生成模块、测试和结果响应电路。采用基于指令集编码实现的March LR算法和March A2PF算法对所设计的PMBIST进行仿真验证，在存储器模型中注入了固定型故障、读破坏故障等常见的故障模型的情况下，PMBIST很好地实现了测试功能。⑵为PMBIST添加了内建自诊断电路，将检测到故障单元的故障信息（故障单元地址、故障数据和检测到故障的 March元素）串行输出给 ATE，基于所执行的测试算法进行故障分析，作为提升工艺和存储器设计水平的参考。并为PMBIST设计了内建冗余修复电路架构，将故障单元重映射到冗余存储资源，实现故障单元的冗余替换修复，所设计的诊断和修复电路功能均在 VCS软件下仿真验证。PMBIST系统在标准工艺下进行逻辑综合，其面积为3.1K门，与其他研究结果相比较，PMBIST在实现双端口故障测试和故障诊断修复功能的同时，其面积开销减小了0.3K逻辑门。⑶为嵌入式存储器IP核设计了兼容IEEE std1500标准的测试Wrapper，主要由Wrapper旁路寄存器、Wrapper指令寄存器单元和Wrapper边界寄存器单元构成。可以执行六条指令（包括串行或并行存储器测试、串行或并行外部逻辑电路测试、旁路模式等），可以实现对嵌入式存储器IP核良好的测试和控制。分别优化设计了WBR输入和输出单元，在标准工艺下对于8K×16bits的SRAM，所设计测试Wrapper电路面积只占存储器总面积的1.617％。与其他研究结果相比，测试Wrapper面积开销减小了2907μm2。所设计的测试Wrapper在VCS平台完成功能上的仿真验证，结果显示测试Wrapper可以很好地实现串行测试和旁路模式等指令的执行。