当集成电路生产工艺发展到纳米级时，利用现有的曝光设备(248nm和193nm)，由于所谓的光学邻近效应，集成电路制造厂商已经无法制造出满足电路功能要求的产品。在波长更小的光刻系统出现前，为了能利用现有设备解决集成电路的可制造性问题，工业界提出了对掩模作预失真(光学邻近校正)和在掩模上加相位转移模(移相掩模)等的掩模校正方法。这些校正方法的基本目的都是为了在已有的生产工艺设备基础上制造出更小的特征尺寸，以使硅片上得到的图形和设计的版图相一致。 然而，由于在当前的集成电路设计流中，在设计出的版图送到制造厂商前，电路的设计者并没有考虑版图对光学邻近校正和交替移相掩模的友好性问题，这使得版图中的一些图形由于周围条件的限制，如无法充分进行光学邻近校正，无法进行交替移相掩模的处理等，从而使得版图设计即使进行了校正处理，还存在大量光刻故障的可能性。因此，为了提高成品率，对版图的可制造性验证就是非常必要的工作。 由于光学邻近校正和交替移相掩模已经成为最主要的掩模校正方法，因此本文主要针对这两种方法进行可制造性的验证和设计。本文主要包括两部分，第一部分主要介绍了光学邻近校正的原理，光刻模拟算法和光学邻近校正的实现，并且基于软件Nanoscope对一些进行过光学邻近校正处理的设计进行可制造性检查，并对结果进行总结。第二部分针对由传统方法设计出的版图不能满足交替移相掩模要求的问题，介绍了一种基于标准单元的交替移相掩模可制造性验证与设计的算法，包括针对暗场和亮场两种不同环境版图的算法。用这种方法对版图进行检查，可以找到标准单元版图中不满足交替移相掩模要求的版图图形，并给出修改的建议，使得修改后的版图满足交替移相掩模的可制造性的要求。